Verilog学习（二）Verilog模型

最新推荐文章于 2024-06-16 00:57:45 发布
最新推荐文章于 2024-06-16 00:57:45 发布
阅读量1.8k 收藏 2
点赞数
分类专栏： FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/HHXUN/article/details/79059519
版权
这篇博客主要介绍了Verilog的五种模型，包括系统级、算法级、RTL级、门级和开关级，并详细讲解了用户定义的原语（UDP）的使用规则，如输出端必须是端口列表的第一项，所有端口变量必须是标量等。同时，提到了RISC CPU的基本组成部件，如累加器、算术运算单元、数据控制器等。
摘要由CSDN通过智能技术生成
主要有五种模型：
1) 系统级(system)
2) 算法级(algorithmic)
3) RTL级(RegisterTransferLevel):
4) 门级(gate-level):
5) 开关级(switch-level)

其中门类型有：

用户定义的原语（UDP）

最低0.47元/天 解锁文章
HHXUN
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
W25Q80NE verilog Model
01-17
W25Q80NE verilog Model SPI Flash 仿真模型，verilog 仿真模型，SPI端口，支持多种读写操作操作
01 Verilog建模
毕淑敏曾说过：“我不相信命运，我只相信自己的手；我不相信手掌上的纹路，但我相信手指加上手掌的力量”。在这个快节奏的社会，只有自己能力不足才会被卷，踏踏实实沉下心来学一些技术，及时记录，方便以后复盘。
04-03 1542
文章目录 一、学习路线 二、Verilog建模 （1）数字系统抽象层次 （2）verilog抽象层次建模 （3）verilog建模 三、思考与小结 （1）思考 （2）小结
8，Verilog-2005标准篇：网络（net）信号类型
最新发布
FPGA_LOVE的博客
06-16 36
这些trireg网络的大小不同，存储的值也不同。b) 在模拟时间 10 时，信号wire b 的值变为 0，断开了 trireg_la 和 trireg_sm 与信号wire a 的连接。a) 在模拟时间 0 时，信号wire a、信号wire b 和信号wire c 的值均为 1，信号wire a 驱动一个强 1 进入 trireg_la 和 trireg_sm。在图2中，trireg_la 网络的电容强度较大，trireg_me1 和 trireg_me2 中等，trireg_sm 较小。
Verilog HDL建模（二）
ailuyan0834的博客
01-23 104
第二天，开始重新学习按键消抖实验。 module detect(clk,rstn,pin_in,H2L,L2H); input clk; input rstn; input pin_in; output H2L; output L2H; /*第一部分：100us的延迟*/ reg Enable; reg [10:0]count...
ddr verilog仿真模型
01-14
micron 256Mb ddr仿真模型，支持modelsim，VCS，ncverilog仿真
verilog行为级建模（1）
weixin_53381817的博客
02-21 1477
verilog行为级建模（behavioral model） Verilog HDL的抽象层级 行为级（behavioral） ，更高层级的对逻辑的行为进行建模； RTL级 逻辑在寄存器级（register level）进行建模； 结构级（structural） 逻辑在寄存器和门级进行建模； 程序块（procedural blocks） Verilog的行为级代码一般要写在程序块内部，但也有例外。 Verilog中有两种程序块： initial：initial块在零时刻开始执行，且仅执行一次。 alwa
eMMC Verilog仿真模型
06-04
eMMC Verilog仿真模型，用于FPGA eMMC 控制器仿真测试，支持e-MMC 4.51，是开发FPGA　eMMC controler 的测试仿真模型。
三星经典nand flash verilog模型
03-01
在压缩包中的83aea46a71c546bc87816d267cd22678文件可能是这个Verilog模型的源代码，包含了上述各个组件的具体实现。分析和理解这个模型，可以帮助我们深入理解NAND Flash的工作机制，以及如何用Verilog来模拟这种...
EEPROM verilog仿真模型
07-21
在Vivado中，我们可以导入这个EEPROM的Verilog模型，将其与我们的FPGA设计连接，然后进行功能仿真，以确保设计在实际操作中能正确地与外部EEPROM通信。 在进行Verilog仿真时，我们需要关注以下几个关键点： 1. **I...
verilog学习.pdf
06-04
Verilog HDL是一种硬件描述语言，用于从算法级、门级到...Verilog HDL语言的核心子集非常易于学习和使用，这对大多数建模应用来说已经足够。当然 , 完整的硬件描述语言足以对从最复杂的芯片到完整的电子系统进行描述
verilog中的module
热门推荐
weixin_43828944的博客
01-03 1万+
深入verilog中的模块
nand flash verilog model
05-27
nand flash verilog model
24C02 verilog 模型
07-04
24C02 verilog 模型 ATMEL官网下载的
w25q128 verilog仿真模型
04-23
w25q128 官方verilog仿真模型，有助于开发QSPI外设IP，用于QSPI/SPI外设的仿真和调试。
FPGA读写EEPROM芯片AT24C02实验Verilog逻辑源码Quartus11.0工程文件.zip
08-20
FPGA读写EEPROM芯片AT24C02实验Verilog逻辑源码Quartus11.0工程文件, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。 module iic_com( clk,rst_n, sw1,sw2, scl,sda, dis_data ); input clk; // 50MHz input rst_n; //复位信号，低有效 input sw1,sw2; //按键1、2,(1按下执行写入操作，2按下执行读操作) output scl; // 24C02的时钟端口 inout sda; // 24C02的数据端口 output[7:0] dis_data; //数码管显示的数据 //按键检测 reg sw1_r,sw2_r; //键值锁存寄存器，每20ms检测一次键值 reg[19:0] cnt_20ms; //20ms计数寄存器 always @ (posedge clk or negedge rst_n) begin if(!rst_n) cnt_20ms <= 20'd0; else cnt_20ms <= cnt_20ms+1'b1; //不断计数 end always @ (posedge clk or negedge rst_n) begin if(!rst_n) begin sw1_r <= 1'b1; //键值寄存器复位，没有键盘按下时键值都为1 sw2_r <= 1'b1; end else if(cnt_20ms == 20'hfffff) begin sw1_r <= sw1; //按键1值锁存 sw2_r <= sw2; //按键2值锁存 end end //--------------------------------------------- //分频部分 reg[2:0] cnt; // cnt=0:scl上升沿，cnt=1:scl高电平中间，cnt=2:scl下降沿，cnt=3:scl低电平中间 reg[8:0] cnt_delay; //500循环计数，产生iic所需要的时钟 reg scl_r; //时钟脉冲寄存器 always @ (posedge clk or negedge rst_n) begin if(!rst_n) cnt_delay <= 9'd0; else if(cnt_delay == 9'd499) cnt_delay <= 9'd0; //计数到10us为scl的周期，即100KHz else cnt_delay <= cnt_delay+1'b1; //时钟计数 end always @ (posedge clk or negedge rst_n) begin if(!rst_n) cnt <= 3'd5; else begin case (cnt_delay) 9'd124: cnt <= 3'd1; //cnt=1:scl高电平中间,用于数据采样 9'd249: cnt <= 3'd2; //cnt=2:scl下降沿 9'd374: cnt <= 3'd3; //cnt=3:scl低电平中间,用于数据变化 9'd499: cnt <= 3'd0; //cnt=0:scl上升沿 default: cnt <= 3'd5; endcase end end `define SCL_POS (cnt==3'd0) //cnt=0:scl上升沿 `define SCL_HIG (cnt==3'd1) //cnt=1:scl高电平中间,用于数据采样 `define SCL_NEG (cnt==3'd2) //cnt=2:scl下降沿 `define SCL_LOW (cnt==3'd3) //cnt=3:scl低电平中间,用于数据变化 always @ (posedge clk or negedge rst_n) begin if(!rst_n) scl_r <= 1'b0; else if(cnt==3'd0) scl_r <= 1'b1; //scl信号上升沿
分频器FD，压控振荡器VCO，PFD的verilogA模型
04-10
分频器FD，压控振荡器VCO，PFD的verilogA模型 用于Cadance仿真
verilog-mode的简要介绍
Alfred的博客
06-11 1926
Verilog-mode.el is the extremely popular free Verilog mode for Emacs which provides context-sensitive highlighting, auto indenting, and provides macro expansion capabilities to greatly reduce Verilog coding time. It supports AUTOs and indentation in Emacs
Verilog 三种建模方式
qq_53922164的博客
02-13 1020
基本门类别：and（与门），nand（与非门），or（或门），nor（或非门），xor（异或门），xnor（同伙们）。在verilog中这些们都具有一个标量输出端和多个标量输入端。在门级（低级）抽象层次上，电路是用表示们的术语来描述的，如用与门（and），与非门（nand）等来描述。两种基本门：缓冲器（buf）；具有一个标量输入和多个标量输出。端口列表中最后一个终端连接至输入端口，其他连接至输出端口。：门的端口列表第一个端口必定是输出端口，其后为输入。
关于analog LVDS的verilog model 及 工艺 lib
临渊羡鱼
07-22 2314
前段时间接触到LVDS相关的一个任务，关于LVDS 中 tx 部分编写verilog及lib文件，现在整理一下该任务的一些细节： 首先说明一下该任务的背景：Analog工程师根据LVDS设计出analog模块的电路，Digital工程师根据analog的电路和设计文档编写出verilog仿真model文件，Analog工程师给出analog电路仿真的参数，用来编写工艺lib文件；并交由Layou...
Verilog HDL学习指南
2. Verilog模型的基本结构：深入理解构成Verilog模型的基本元素。 3. Verilog模块的组件： - 端口（Ports）：定义模块间的交互界面。 - 数据类型（Data Types）：包括位、字节、整数、向量等，用于表示硬件逻辑的...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值