模拟IC学习（一）：一篇文章读懂SAR ADC

本人毕业于IC九所之一，本科专业为集成电路设计与集成系统，在之前对集成电路的学习中解决了各种各样的问题，在模拟IC设计方面略有心得，为了帮助同学们更好地了解模拟IC，特别开设模拟IC学习专栏，希望和同行进行技术交流，助力祖国IC事业发展。

---

前言

这篇文章主要依托1984年发表在JSSC上的文章为背景，论文题目为《A Self-Calibrating 15 Bit CMOS A/D Converter》，这篇文章也是学习ADC绕不开的文章，如果大家需要，可以在评论区留言。

---

一、什么是ADC？

ADC 即 analog-to-digital converter（模数转换器），旨在将模拟信号通过ADC结构不失真地转换为数字信号，通常，根据奈奎斯特采样定理，在对模拟量进行采样时，采样频率和模拟量中最高信号频率之间存在一个制约关系，因此在ADC 进行采样之前，会使用抗混叠滤波器将模拟量中所有频率高于fs/2 的信号全部滤除，由于ADC本身可以看成自带抗混叠滤波器，因此在这里不多赘述。由于ADC不可能不间断地量化所有时刻的电平，故还需采样过程，模采样电路的基本工作原理是将一个幅度和时间上均连续的模拟信号转变成一个幅度上连续和时间上离散的准数字信号，这也是ADC的第一个结构——采样开关。为了得到在幅度上和时间上都是离散的数字信号，就要对准数字信号进行量化操作。简单来说就是设定一个参考电压，将参考电压分成几个台阶（如果是3bit，则分成2的三次方个台阶），当离散的模拟信号和参考电压比较时，就可以产生时间幅值都离散的数字码。

二、ADC的分类

1.Flash ADC

类似于全并行结构，N位ADC需要2^N-1个比较器，功耗大。

2.过采样 ADC

这个我了解的不多，大概是根据占空比去量化，精度较高，但速度不快（因为过采样）。

3.SAR ADC 

这是本文重点介绍的逐次逼近型ADC，其中的SAR逻辑主要由数字集成电路组成，更能享受CMOS往深亚微米发展带来的红利。

三、本篇参考文献的内容介绍

1.NTRODUCTION

为了实现高精度和高线性度，在12bit以上的SAR ADC 需要对电容进行校准，减少电容因为系统失配和随机失配而带来的影响，故本文提出了自校准技术，即在电路内部就可以进行电容电阻校准。该SAR ADC采用二进制权重电容做DAC，在校准周期，RAM模块负责记录电容失配的错误并存储，在采样阶段用记录的信息去校准电容。

2.SELF-CALIBRATION TECHNIQUE

第二节介绍了校准电路，如下图所示：

一开始看绝对就懵了，那我们先大概了解一下结构，之后再仔细分析SAR ADC最基础的部分，左上角是SAR ADC 的DAC阵列（电容电阻结构），也就是上文中给参考电压分台阶的结构，右边是一个比较器COMPARATOR，通过比较进行量化。

3.DAC阵列

这篇文章中的DAC阵列太老了，但是了解它有利于更好地理解现在的高性能技术。二进制权重电容阵列如下图所示：

---

 这是一个Nbit的DAC，电容值按照等比数列排列，总的电容值为2的N次方。在采样阶段，采样开关导通，所有的电容上极板接电容，下极板接Vin，保持阶段，Vcm以及Vin断开，电容里电荷值为C*（Vcm-Vin）,此时让电容的下极板接地，这时上极板的电压为Vcm-Vin，在电荷重分配阶段，首先将最高位电容的下极板置Vref，其他电容的下极板保持接地，这样可以得到关系式：

式中Vx表示当前最高位电容上极板电压，化简，得

 这样，比较器通过比较Vx和Vcm的大小就可以确定一位的输出，当Vx大于Vin时，说明Vin小于1/2Vref，则最高位输出0，依次类推。设每一个电容有一个误差，则第n个电容的电容值：

这样，每一位电容对电压都有一个误差，第n位电容对电压的误差贡献度可以用下式表示：

其中表示LSB。