SAR ADC

SAR ADC

Intro

SAR (Successive Approximation Register) ADC是使用二分查找算法搜索并比较各种可能的输入电压的量化值，最终得到该次转换的数字信号输出。当内部电路运行在高频率赫兹时，ADC采样速率仅仅为该数值的几分之一。
该类ADC的采样率通常低于5Msps(即，最高每秒百万次采样可达5Msps)的中等至高分辨率应用的常见结构，具有低功耗，小尺寸等特点。它的核心架构由电容式DAC和高速比较器组成，分辨率一般在8-16位。

Theory

SAR ADC的工作过程可以分为六个步骤

1. 模拟输入电压(Vin)由采样、保持电路保持
2. 为实现二进制搜索算法，N位寄存器首先设置在中间刻度(即：100…00, MSB设置为1)
3. 输出（Vdac）相当于Vref/2(由于刻度属于中间值DAC)，Vref是提供给ADC的基准电压
4. 比较判断Vin 大于/小于 Vdac
   a. 如果Vin大于Vdac - 比较器输出逻辑高电平，N位寄存器的MSB保持为1
   b. 如果Vin小于Vdac - 比较器输出逻辑低电平，N位寄存器的MSB清0
5. SAR控制逻辑移至下一位，并将该位设置为高电平，进行下一次的比较(这个过程一直保持到LSB)
6. 上述操作结束后，也就完成了转换，N位转换结果储存在寄存器内

SAR ADC基本构架