MCDF_SV_lab1

• 相比与lab0，lab1中将发送数据的task封装到一个“硬件盒子——module initiator”中，然后再在tb中例化三个initiator，传入参数，完成各个通道的数据发送。
• tb1：将rstn类型由logic修改成bit类型在编译仿真，rstn的初始值变为0（本来logic类型时初始值为x）。
• tb2：begin…end中语句顺序执行；fork…join中语句并行执行。
• //创建一个可改周期的clk任务，周期period为该task的int类型参数。

task clk_gen(int peroid);
  clk <= 0;
  forever begin
    #(peroid) clk<= !clk;
  end
endtask
//在initial语句中调用clk任务，并将20赋给period参数传递进去
initial begin
  clk_gen(20);
end