多路选择器（基础版）

最新推荐文章于 2025-02-22 20:48:18 发布

Ssaty.

最新推荐文章于 2025-02-22 20:48:18 发布

阅读量1.3k

点赞数 3

文章标签：前端 css html

本文链接：https://blog.csdn.net/Junds0/article/details/130089844

版权

Educoder实训专栏收录该内容

1478 篇文章

已下架不支持订阅

该博客通过一系列关卡，介绍了如何使用不同方法（如持续赋值、if...else、case语句）来建模多路选择器，从八选一到256选一，包括结构化建模和错误查找，适合学习数字逻辑和VHDL/Verilog的初学者。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

第1关：八选一多路选择器（持续赋值语句）

任务描述
本关任务：采用持续赋值语句assign完成八选一多路选择器的建模。

知识点
为了完成本关任务，需要掌握的知识点如下：

多路选择器的逻辑功能
多路选择器是一种多输入单输出的组合逻辑电路，常用符号MUX表示。

在这里插入图片描述

第2关：八选一多路选择器（if…else语句）

任务描述
本关任务：基于过程块，采用if…else分支结构语句完成八选一多路选择器的建模。

知识点
为了完成本关任务，需要掌握的知识点请参考第一关。

在这里插入图片描述

了解本专栏

已下架不支持订阅

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

Ssaty.

关注关注

3
点赞
踩
10

收藏

觉得还不错? 一键收藏
1
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
打赏
打赏
打赏举报

举报

专栏目录

已下架不支持订阅

（12）verilog语言编写8路选择器

m0_46498597的博客

12-15

1695

2.10 verilog语言编写8路选择器 2.10.1 本节目录 1）本节目录； 2）FPGA简介； 3）verilog简介； 4）verilog语言编写8路选择器； 5）本节结束。 2.10.2 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 FPGA设计不是简单的

FPGA 中的多路选择器综述：实现八选一功能

带你成为别人眼中的大佬！

07-07

3116

在FPGA中，多路选择器有两种常见的实现方式：通过逻辑门建立多路选择器电路，以及使用Verilog语言实现。本文主要介绍了FPGA中多路选择器电路的实现方法，并演示了使用Verilog语言建立八选一多路选择器的详细流程。通过以上代码的实现，我们可以看到，在FPGA中使用Verilog语言实现多路选择器电路可以实现较高的可扩展性和灵活性，并能够适应不同场景的需求。需要注意的是，在实际使用过程中，可以根据需求修改输入输出端口的位宽和选择控制端口的位宽，以适应不同场景的需求。

1 条评论您还未登录，请先登录后发表或查看评论

八选一多路选择器（结构化建模）

罗老师别这样了的博客

04-03

2587

`timescale 1ns/1ps module mux2( input [1 : 0] D, input sel, output Y ); assign Y = (sel == 0)? D[0] : D[1]; endmodule `timescale 1ns/1ps module mux4( input [3 : 0] D, input [1 : 0] sel, output Y );

八选一多路选择器（if...else语句）

罗老师别这样了的博客

04-03

3066

`timescale 1ns/1ps module mux8( input [7 : 0] D, input [2 : 0] sel, output logic Y ); always_comb begin if(sel[0]*1+sel[1]*2+sel[2]*4==7) Y=D[7]; else if(sel[0]*1+sel[1]*2+sel[2]*4==6) Y=D[6]; else if(sel[0]*1+sel[1]*2+sel[2]*

74LS151介绍

最新发布

2301_79285094的博客

02-22

3645

74LS151 是一款常用的 8 选 1 数据选择器，在数字电路设计中有着广泛的应用。

八选一多路选择器（持续赋值语句）

罗老师别这样了的博客

04-03

1572

`timescale 1ns/1ps module mux8( input [7 : 0] D, input [2 : 0] sel, output Y ); assign Y=D[sel[0]*1+sel[1]*2+sel[2]*4]; endmodule

Verilog一个非常简洁的8选1多路选择器

chaihanlin的博客

12-22

9119

8选1多路选择器这是一个十分简便的代码 module mux81s ( input [2:0] s, input [7:0] a, output y ); assign y = a[s]; endmodule

四选一、八选一的多路选择器

m0_53333865的博客

10-26

3853

四选一、八选一的多路选择器

8选1的多路选择器c语言代码,8选1多路选择器电路图(五款8选1多路选择器电路)

weixin_28921621的博客

05-21

1万+

描述多路选择器又称数据选择器。8选1数据选择器(型号有74151、74LS151、74251、74LS152)，下面就以74LS151为例子，介绍几款电路图。8选1多路选择器74LS151电路图一：8选1多路选择器74LS151电路图二：将输入变量接至数据选择器的地址输入端，即A=Ay，B=A，C=A。o输出变量接至数据选择器的输出端，即L=Y。将逻辑函数L的最小项表达式与74151的功能表相比较...

【FPGA多路选择器·代码解析及语法规则】

CCBXD的博客

07-14

1322

讲解“2选1多路选择器”对应的VHDL表述及设计，并介绍其代码的基本结构、语句表述、数据特点和语法规则！

嵌入式工程师成长之路（1）——元件基础（试读版）

热门推荐

云轩阁

01-19

32万+

上拉电阻阻值选错导致MCU反复重启？0欧电阻竟然能“背锅”信号干扰？高精密采样电阻的温漂毁了整个控制系统？——这些问题，都是基础不牢！CSDN硬件领域头部博主十年经验汇总，涵盖电阻分类、封装、实战选型、避坑指南，附带职业进阶路径，助你从小白进阶为“电路医生”！

VHDL基础教程：3.1三态缓冲器与2/4选1多路选择器设计与VHDL实现

mux21则是一个2选1多路选择器，它接受两个输入信号(in0和in1)，一个选择信号(sel)，根据sel的不同取值选择其中一个信号作为输出(y)。解答部分给出了实体的完整代码，包括输入、输出端口的声明和它们的数据类型，...

4选1数据选择器扩展为8选一数据选择器

01-14

基于Multisim14制作的4选1数据选择器扩展为8选一数据选择器仿真图

8选一数据选择器74HC151

07-14

对芯片的管脚原理以及应用有着详细的论述

8选1选择器设计

qq_46545864的博客

12-09

1万+

利用前面两关的选择器级联设计一个8选1多路选择器。相关知识 多路选择器又称数据选择器或多路开关（MUX，Multiplexer），在多路数据传送过程中，能够根据需要将其中任意一路选出来送到输出的的电路。 ...

【VHDL】【作业】2八选一、半减器、全减器

m0_55251293的博客

12-08

3105

八选一、半减器、全减器

基于FPGA的8选1数据选择器设计Verilog代码ISE仿真

xiakunpei123的博客

05-30

2923

分别使用f-else语句和case语句完成8选1数据选择器的设计并给出测试代码,以及功能仿真和时序仿真的波形图。说明:使用下面给出的模块名和端口名完成设计代码

基于FPGA的8路选择器（使用三种方法）

qianqisheng的博客

09-20

2754

基于FPGA的多路选择器，使用三种方法

FPGA _Verilog HDL_8选一多路选择器设计

Jasmine-Lily的博客

06-26

1万+

一、题目熟悉QuartusII软件，并设计一个8选1多路选择器，并完成其仿真波形图（贴图）。二、源代码 //---------------------------------------------------------------------------------------- // File name: Eighth_Select // Last modified Date: 2020年5月19日10点31分 // Last Version: V1.1 //