八选一多路选择器（持续赋值语句）

最新推荐文章于 2025-02-22 20:48:18 发布

「已注销」

最新推荐文章于 2025-02-22 20:48:18 发布

阅读量1.5k

点赞数 3

文章标签： systemverilog

本文链接：https://blog.csdn.net/weixin_45645937/article/details/115417691

版权

本文详细介绍了如何使用SystemVerilog语言设计并实现一个八选一的数据选择器，通过持续赋值语句（always_comb）来完成数据路径的选择功能，探讨了相关逻辑操作符和条件赋值在设计中的应用。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

`timescale 1ns/1ps

module mux8(

	input		[7 : 0] 	D,
    input   	[2 : 0] 	sel,
	output   				Y

	);
    assign Y=D[sel[

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

「已注销」

关注关注

3
点赞
踩
3

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

FPGA 中的多路选择器综述：实现八选一功能

带你成为别人眼中的大佬！

07-07

3118

在FPGA中，多路选择器有两种常见的实现方式：通过逻辑门建立多路选择器电路，以及使用Verilog语言实现。本文主要介绍了FPGA中多路选择器电路的实现方法，并演示了使用Verilog语言建立八选一多路选择器的详细流程。通过以上代码的实现，我们可以看到，在FPGA中使用Verilog语言实现多路选择器电路可以实现较高的可扩展性和灵活性，并能够适应不同场景的需求。需要注意的是，在实际使用过程中，可以根据需求修改输入输出端口的位宽和选择控制端口的位宽，以适应不同场景的需求。

奋斗的小孩系列 FPGA学习altera系列: 第六篇二选一多路选择器的设计及仿真测试

02-13

505

奋斗的小孩系列 FPGA学习altera系列: 第六篇二选一多路选择器的设计及仿真测试作者：奋斗的小孩郝旭帅（转载请注明出处）大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。今天给大侠带来“FPGA学习系列altera"系列，持续更新。此学习心得是本人之前所写，所用设计软件为Quartus II 13.1，现Quartus 新版本已更新到20+，以下仅供初学者学习参考。后续会更

参与评论您还未登录，请先登录后发表或查看评论

八选一多路选择器（结构化建模）

罗老师别这样了的博客

04-03

2587

`timescale 1ns/1ps module mux2( input [1 : 0] D, input sel, output Y ); assign Y = (sel == 0)? D[0] : D[1]; endmodule `timescale 1ns/1ps module mux4( input [3 : 0] D, input [1 : 0] sel, output Y );

Verilog一个非常简洁的8选1多路选择器

chaihanlin的博客

12-22

9122

8选1多路选择器这是一个十分简便的代码 module mux81s ( input [2:0] s, input [7:0] a, output y ); assign y = a[s]; endmodule

74LS151介绍

最新发布

2301_79285094的博客

02-22

3913

74LS151 是一款常用的 8 选 1 数据选择器，在数字电路设计中有着广泛的应用。

四选一、八选一的多路选择器

m0_53333865的博客

10-26

3855

四选一、八选一的多路选择器

八选一多路选择器（if...else语句）

罗老师别这样了的博客

04-03

3067

`timescale 1ns/1ps module mux8( input [7 : 0] D, input [2 : 0] sel, output logic Y ); always_comb begin if(sel[0]*1+sel[1]*2+sel[2]*4==7) Y=D[7]; else if(sel[0]*1+sel[1]*2+sel[2]*4==6) Y=D[6]; else if(sel[0]*1+sel[1]*2+sel[2]*

FPGA学习altera系列: 第六篇二选一多路选择器的设计及仿真测试

04-24

3772

今天给大侠带来“FPGA学习系列 altera"系列，持续更新。此学习心得是本人之前所写，所用设计软件为Quartus II 13.1，现Quartus II 新版本已更新到19+，以下仅供初学者学习参考。后续会更新其他系列，敬请关注。话不多说，上货。在数字电路中，二选一多路选择器具备组合逻辑电路的简单性和经典性的特征，我们的第一个设计就从“它”开始。工程名称为“mux2_1”，架构图...

FPGA零基础学习：基于FPGA的多路选择器设计（附代码）

03-15

718

FPGA零基础学习：基于FPGA的多路选择器设计（附代码）大侠好，欢迎来到FPGA技术江湖。本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。系统性的掌握技术开发以及相关要求，对个人就业以及职业发展都有着潜在的帮助，希望对大家有所帮助。后续会陆续更新 Xilinx 的 Vivado、ISE 及相关操作软件的开发的相关内容，学习FPG...

多路选择器（基础版）

Junds0的博客

04-11

1343

本关任务：给出的代码是一个8位的四选一多路选择器，它通过例化若干二选一多路选择器实现。本关任务：采用结构化建模的方法，先使用二选一多路选择器搭建四选一多路选择器，再使用二选一和四选一多路选择器完成八选一多路选择器的设计。本关任务：给出的代码是一个8位的二选一多路选择器，但代码中存在错误而不能工作。本关任务：基于过程块，采用case分支结构语句完成八选一多路选择器的建模。本关任务：设计一个4位八选一多路选择器，每个数据输入端口的宽度为4位。本关任务：采用持续赋值语句assign完成八选一多路选择器的建模。

4选1数据选择器扩展为8选一数据选择器

01-14

基于Multisim14制作的4选1数据选择器扩展为8选一数据选择器仿真图

8选一数据选择器74HC151

07-14

对芯片的管脚原理以及应用有着详细的论述

八选一数据选择器基于VHDL语言编写

06-04

八选一数据选择器基于VHDL语言编写 八选一数据选择器基于VHDL语言编写

8选1选择器设计

热门推荐

qq_46545864的博客

12-09

1万+

利用前面两关的选择器级联设计一个8选1多路选择器。相关知识 多路选择器又称数据选择器或多路开关（MUX，Multiplexer），在多路数据传送过程中，能够根据需要将其中任意一路选出来送到输出的的电路。 ...

【VHDL】【作业】2八选一、半减器、全减器

m0_55251293的博客

12-08

3108

八选一、半减器、全减器

Vivado 多路选择器（含测试代码）

HePingxxb的博客

11-08

2970

使用verilog语言在vivado中实现五选一多路选择器，包含设计代码、测试代码和仿真波形图

【Verilog实现8个输入1个输出的选择器】--FPGA开发

2301_78484069的博客

07-30

2974

在FPGA开发中，选择器是一种重要的电路，它可以将多个输入端口上的数据选择一个输出端口进行传输。在这里，我们定义了8个输入和3个选择信号的测试向量，并将它们作为输入发送到选择器模块中进行仿真。当sel循环计数达到7时，仿真停止。通过不断的学习和实践，我们可以更好地理解FPGA开发中的选择器电路，并将其应用于实际的项目中。在这里，我们使用case语句来实现选择器的逻辑，根据sel的三个选择信号位分别选择in的8个输入端口中的一个。其中，in是8个输入端口的数据，sel是3个选择信号位，out是1个输出端口。

Verilog学习笔记——03——二选一、八选一

m0_71484895的博客

05-17

847

用问号冒号语句写二选一。

硬件描述语言（HDL）基础——过程块

Junds0的博客

11-11

1963

本关任务：采用for循环结构完成一个倒序电路的建模，将100位输入in中的所有位颠倒顺序输出，即out[0] = in[99]，out[1] = in[98]，out[2] = in[97] . . .。本关任务：采用case分支结构，完成一个六选一多路选择器的建模，数据输入端口（data0 ~ data5）的宽度均是4位。持续赋值语句左侧可以是变量类型（如SystemVerilog中的logic类型）的信号，也可是线网类型（如Verilog中的wire类型、tri类型）的信号，也可是信号拼接形式。