ARM寄存器（cortex-A），协处理器和流水线

最新推荐文章于 2024-06-13 23:37:52 发布
最新推荐文章于 2024-06-13 23:37:52 发布
阅读量848 收藏 3
点赞数
分类专栏： Architecture 文章标签： arm 单片机 stm32
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/KafenWong/article/details/123017095
版权
本文介绍了Cortex-A处理器的寄存器结构，包括40个32位寄存器中的通用寄存器、状态寄存器如CPSR和SPSR，以及堆栈指针R13、链接寄存器R14和程序寄存器R15。此外，文章还提及了Cortex-M3的三级流水线设计，如LDR流水线、分支流水线和中断流水线，强调了BL指令在跳转中的作用。
摘要由CSDN通过智能技术生成

在这里插入图片描述
在这里插入图片描述
cortex-A有40个32位寄存器，33是通用寄存器，7个是状态寄存器

寄存器 描述
未分组寄存器 R0-R7
分组寄存器 R8-R14
程序寄存器PC R15
程序状态保存寄存器 SPSR

未分组寄存器

分组寄存器

堆栈指针R13（SP）

链接寄存器R14（LR）

程序寄存器R15（PC）

CPSR 当前程序状态寄存器

可以在任何运行模式下被访问

SPSR 备份的程序状态寄存器

当异常发生时，SPSR用于保存CPSR的当前值，从异常退出时则可由SPSR来恢复CPSR

ARM7 中的 CPSR 在 CM3 变成了 xPSR，而 SPSR 则被去掉

最低0.47元/天 解锁文章
Rraion
关注
  • 0
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
ARM协处理寄存器介绍
05-08
ARM协处理寄存器介绍，对linux 里开发arm很实用，P15，C0-C9等
ARM-C考试复习题
04-15
- 协处理器指令：5条 - **存储器格式**：ARM支持两种存储格式——大端模式（低地址位存储高数据位数据模式）与小端模式（低地址位存储低数据位数据模式）。 #### 四、Realview MDE - **简介**：Realview MDE是一款...
Cortex-A 的内核寄存器组
qq_21291397的博客
12-28 1149
Cortex-A 的内核寄存器组
ARM Cortex-A 系列处理器详细比较与应用解析
最新发布
weixin_43199439的博客
06-13 1302
ARM Cortex-A 系列处理器是一种广泛应用于移动设备、嵌入式系统和物联网的高效能处理器，因其低功耗和高性能的特点而受到青睐。本文将详细介绍多个版本的 Cortex-A 处理器，包括它们的特点、性能、应用示例以及技术细节，以帮助读者理解它们的功能和适用领域。希望本文能帮助读者更好地理解 ARM Cortex-A 系列处理器的特点和应用，为选择和应用提供参考和指导。ARM Cortex-A 系列处理器通过不同设计优化和性能特点，适用于广泛的移动设备、嵌入式系统和物联网应用。关于工艺制程：nm 工艺。
ARMv8 Cortex-a 编程向导手册学习_2.ARMv8-A 寄存器
尝尝你工人爷爷的铁拳
06-18 875
ARMv8 Cortex-A 系列编程向导手册 Chapter4 ARMv8-A 寄存器介绍与学习
[003] [ARM-Cortex-M3/4] 指令流水线
柯西的彷徨的博客
03-06 3789
## 1.1 RISC ARM芯片属于精简指令集CPU(`RISC: Reduced Instruction Set Computing`)，它所用的指令比较简单，有如下特点： - 对内存只有读/写指令 - 对于数据的运算在CPU内部实现 - 使用RISC指令减少复杂度 ![<img src="img/image-20220306202653377.png" alt="image-20220306202653377" style="zoom:67%;" />](https://img-blog.csd
ARMv7(cortex A系列架构)——指令流水线及访问乱序
04-18 1732
一、处理器特性 1、超标量 2、乱序执行 二、五级指令流水线 1、取指————>译码————>发射————>执行————>写回 "其中发射和执行都是乱序的" 三、指令执行乱序引起的内存访问乱序及其解决方案————内存屏障 1、指令乱序的成因有二 (1)编译时，编译器优化导致的内存乱序访问。 (2)运行时，多CPU间交互引起的内存乱序访问。四、针对指令乱序成因一引起的内存访问乱序 Linux内核b...
arm体系架构知识汇总
08-10
协处理器则提供了额外的处理能力，如浮点运算、数字信号处理等特定任务。 ARM架构还扩展了16位的Thumb指令集，以提高代码密度。Thumb指令集设计为ARM指令集的精简版，适合对存储空间有限的应用场景，能够在不牺牲太...
微处理器系统结构与嵌入式系统PPT学习教案.pptx
10-02
- **V2**：支持乘法和协处理器指令，已废弃。 - **V3**：扩展至4GB寻址，增加快速中断模式和异常处理寄存器。 - **V4**：最广泛应用，引入Thumb指令集和软件中断增强功能。 - **V5**：改进ARM/Thumb切换，增强DSP和...
项目12单片机嵌入式系统原理及应用ARM单片机结.ppt
11-12
ARM处理器内核支持不同级别的流水线技术，例如，早期的ARM处理器可能只有三级流水线，而较新的版本如Cortex-A系列则可能有更深的五级或更多级流水线，以提高处理速度。 2. 高速缓存：高速缓存（L1和L2缓存）用于...
ARM 处理器内核介绍
10-15
- **改进**: 在V1的基础上增加了乘法和乘加指令，支持协处理器操作等。 - **应用**: ARM2与ARM3(V2a版)。 ##### V3版架构 - **重大变革**: 寻址空间增至32位（4GB），引入CPSR和SPSR寄存器，增加了中止和未定义两种...
ARM核流水线——ARM7，ARM9E，ARM11，Cortex-A系列处理器
yazhouren的专栏
06-16 2373
原文地址：http://houh-1984.blog.163.com/blog/static/311278342011111083852771/ 本文主要介绍ARM7，ARM9E，ARM11以及Cortex-A系列处理器的流水线，从指令读取fetch，指令解码decode到指令执行的各个阶段。 参考ARM的网站http://www.arm.com/about/company-profi
ARM寄存器
jim_ling的博客
05-06 229
ARM 有37个32-Bits长的寄存器.  1 个用作PC( program counter)‏  1个用作CPSR(current program status register)‏  5个用作SPSR(saved program status registers)‏  30 个通用寄存器Cortex体系结构下有40个32-Bits长的寄存器Cortex-A多出
【五级流水线CPU】—— 7. 协处理器访问指令(2条)
Running Snail
09-30 444
文章目录1. 协处理器CP02. CP0的实现 1. 协处理器CP0 对于MIPS32架构的4个协处理器，只进行CP0的实现 CP0内部只实现比较有用的7个寄存器 count(Register9) ：处理器计数周期 Compare(Register11)：定时中断控制 Status(Register12)：处理器状态和控制寄存器 Cause(Register13)：保存上一次异常原因 EPC(Register14)：保存上一次异常的程序计数器 PRId(Register15)：处理器标志和版本 Conf
Cortex --寄存器组
工农村贴膜小哥的博客
01-04 1060
前言 还是和ARM7做对比进行学习 寄存器的总体区别 由于arm7有七种工作模式，而cortex只有两种，所以在寄存器方面有很大的区别。 用户模式 系统模式 管理模式 中止模式 为定义模式 IRQ模式 FIQ模式 cortex R0 R0 R0 R0 R0 R0 R0 R0 R1 R1 R1 R1 R1 R1 R1 R1 R2 R2 R2 R2 R2 R2 R2 R2 ...
关于ARM架构
jia_weihui的博客
12-27 192
ARM处理器有37个寄存器，由于Cotex-A多了一种monitor工作模式，所以又多了三个寄存器（R13_mon,R14_mon,SPSR_mon），Cortex-A系列有40个寄存器。
自己动手写CPU(2)流水线数据相关问题
谦豫
03-08 1196
自己动手写CPU(2)流水线数据相关问题 问题定义 流水线中经常有一些被称为“相关”的情况发生，它使得指令序列中下一条指令无法按照设计的时钟周期执行，这些“相关”会降低流水线的性能。流水线中的相关分为以下三种类型。 结构相关:指的是在指令执行的过程中，由于硬件资源满足不了指令执行的要求，发生硬件资源冲突而产生的相关。比如:指令和数据都共享一个存储器，在某个时钟周期，流水线既要完成某条指令对存储器中数据的访问操作，又要完成后续的取指令操作，这样就会发生存储器访问冲突，产生结构相关。 数据相关:指的是在流水线
A8架构下CPSR说明
hailin0716的专栏
05-06 1038
一、A8架构的CPSR寄存器说明       1.1 1.2 1.3 1.4   M[4：0]表示A8的工作模式 1，用户模式（usr）      ［10000］：ARM处理器正常的程序执行状态 2，快速中断模式（fiq）  ［10001］：用于高速数据传输或通道处理 3，外部中断模式（irq）  ［10010］：用于通用的中断处理 4，管理模式（svc）     
cotex-a7 的9种处理器模式 及 通用寄存器组
weixin_48006170的博客
12-01 1247
Cortex-A 处理器运行模型 Cortex-A7 处理器有 9 种处理模式，除了user模式（唯一的非特权模式）外，其它8中都是特权模式。 这几个运行模式可以通过软件进行任意切换，也可以通过中断或者异常来进行切换。 大多数的程序都运行在用户模式，用户模式下是不能访问系统所有资源的，有些资源是受限的，要想访问这些受限的资源就必须进行模式切换。 但是用户模式是不能直接进行切换的，用户模式下需要借助异常来完成模式切换，当要切换模式的时候，应用程序可以产生异常，在异常的处理过程中完成处理器模式切换。 通用寄存
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值