FPGA实战（一）LED闪烁实验

最新推荐文章于 2023-07-22 11:42:45 发布

班花i

最新推荐文章于 2023-07-22 11:42:45 发布

阅读量6.5k

点赞数 6

分类专栏： FPGA 文章标签： fpga

本文链接：https://blog.csdn.net/weixin_51944426/article/details/120005484

版权

FPGA 专栏收录该内容

30 篇文章 65 订阅

订阅专栏

来自正点原子的学习笔记

LED闪烁实验

1 LED简介
2 硬件设计
3 程序设计

1 LED简介

发光二极管

2 硬件设计

核心板原理图
在这里插入图片描述 ZYNQ的LED分为PL和PS的部分，入门需要掌握的是PL的LED

3 程序设计

实验任务：使用底板上的两个PL端LED，实现交替闪烁的效果。

本次实验程序设计的思路，假设点亮都时间为0.5s
在这里插入图片描述

下面开始

（1）创建工程文件（暂不导入源文件）

小白的话建议从我这个博客看起：Vivado 2018.3入门教程：创建工程+新建源文件.

依次点击create project 、next
在这里插入图片描述

在这里插入图片描述注意勾选，现在不指定源文件，待会儿我们自己添加
我的ZYNQ7020的开发板，对应的芯片型号是xc7z020clg400-2
2代表速度等级，丝印上是看不到的。选1其实也可以

再依次点击next、finish
在这里插入图片描述
到这里，工程已经创建完毕了

（2）新建源文件

添加或者新建一个设计源文件

在这里插入图片描述
点击create file

输入创建的源文件的名称

在这里插入图片描述
点击finish

然后自动弹出来这个框，用于指定输入输出端口（暂时不配置IO）

我们先不在这里定义了，点击yes

现在可以看到，源文件已经创建成功了
.v表示使用的是Verilog语言

然后双击打开
在这里插入图片描述 把前面部分全删掉
第一行是有关编译的，跟仿真有关，可以先删除掉

`timescale 1ns / 1ps

删完后，只剩底下一个module模块
在这里插入图片描述

（3）逻辑编写（笔记都在注释里哦）

module led_twinkle2(
//这里面定义输入输出端口，如果刚才定义了这儿就会自动生成

    );
    //编写用户逻辑代码   
    
    
    
    
endmodule//模块结束

下面开始编写逻辑


module led_twinkle2(
//这里面定义输入输出端口，如果刚才定义了这儿就会自动生成
	input 				clk,
	input 				rst_n,//_n是低电平有效
	
	output [1:0]		led//建议对齐
    );
    //编写用户逻辑代码  

    
    
    
reg [25:0] cnt ;
    //此处需要计算，50MHz的时钟频率，1s中就要计数50000000次，换算成二进制的位宽为26位
       
       //（2）部分
assign led = (cnt < 26'd2500_0000)? 2'b01 : 2'b10 ;

		//（1）计数器部分 
always @ (posedge clk or negedge rst_n)begin 
	if(!rst_n)//复位信号低电平有效的阶段
	//当复位的时候，需要给计数器清零
		cnt <= 26'd0;
	else if(cnt < 26'd5000_0000)//复位结束之后，就是进行计数
		cnt <= cnt + 1'b1;//是b不是d，直接over
	else //等于50000000的时候，
		cnt <= 26'd0; //清零，重新开始计数

end
    
    
endmodule//模块结束