FPGA——PG057 FIFO手册阅读笔记

已于 2024-03-31 23:31:59 修改
阅读量244 收藏
点赞数 5
文章标签： fpga开发
于 2024-03-31 23:31:00 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Leslie_ZJ/article/details/137212581
版权

XIlinx PG057 FIFOIP手册阅读笔记（一）

（1）FIFO所用时钟可配置为读写公共时钟或读写异步时钟，因此可实现位宽转换、跨时钟域处理。

（2） 首字输出特性（First_Word Fall-Through）(FWFT)模式：FWFT特性提供在不发出读操作的情况下从FIFO中提前查看下一个可用字的能力。当数据在FIFO中可用时，第一个字通过FIFO并自动出现在输出总线上(dout)。FWFT在需要低延迟访问数据的应用程序和需要根据读取数据的内容进行节流的应用程序中非常有用。用块RAM、分布式RAM或内置fifo创建的fifo中包含FWFT支持。FWFT操作的读操作、可编程空操作、技术操作及标准模式与FWFT模式的异同，详情见pg057-page99

（3）FIFO支持四种内存配置方式，分别是①块RAM(block RAM)、②分布式RAM(Distributed RAM)、③移位寄存器(Shift Registers)、④内置FIFO（bulit_in_FIFO），其中，采用移位寄存器(Shift Registers)的内存配置模式不满足异步时钟（读写时钟不一致）的需求；采用内置FIFO（bulit_in_FIFO）以及块RAM(block RAM)的内存配置模式不满足缓存较小的需求（此处理解较差，欢迎大家评论区指正，谢谢）；采用移位寄存器(Shift Registers)以及分布式RAM(Distributed RAM)的内存配置模式不满足占用资源较小的需求。

（4）FIFO支持不同比例的位宽转换：读写位宽转换范围在1：8之间。

（5）FIFO的同步复位和异步复位：同步复位（较消耗资源，稳定性较好）；异步复位（耗资源较少，稳定性较差）【初步理解，欢迎大家评论区指正，谢谢】

（6）复位发生时，时钟必须可用，异步复位的时钟周期至少为3个最慢的时钟周期，当您使用异步复位时，确保两次连续复位之间有6个时钟(独立时钟情况下较慢的时钟)的最小间隙

Zj02160
关注
  • 5
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
基于Zynq的数据采集系统设计与调试(三) —— FIFO的使用
yang2011079080010的专栏
07-15 1万+
前言：     FIFO是数据采集系统中必不可少的环节，AD采回来的数据要送至ARM/DSP处理，或将采回来的数据写到本地，都需要解决读写速度匹配问题，解决这类问题，首选FIFO。 在我们的设计当中，使用的是ADI公司的AD7989，18bit，100KSPS，采用三线SPI数据传输模式。采用两级FIFO，第一级FIFO用于缓存AD采样点数据，第二级FIFO用于DMA 数据传输。 一. F
xilinx 官方fifo IP使用手册
08-30
xilinx 官方fifo IP使用手册，里面描述了关于xilinx官方IP FIFO的所有使用细节
pg057-fifo-generator的全文翻译.pdf
10-16
pg057-fifo-generator的全文翻译.pdf
pg057-fifo-generator.pdf
02-29
关于vivado软件中FIFO核的英文原版数据手册，使用的是FIFO generator13.2的版本。管脚和时序图
Xilinx IP核使用(一)--FIFO
热门推荐
兔美酱
02-14 2万+
今天在将SRIO的数据存入FIFO后，然后把FIFO中的数据不断送入FFT进行运算时，对于几个控制信号总产生问题。所以单独对FIFO进行了仿真。原来感觉FIFO的几个参数端口一目了然啊，还需要什么深入了解吗，在实验发生问题才知道当时的想法多么幼稚啊。     下面对xilixn FIFO核进行下简单说明，配上仿真时序图和源代码，描述的还是比较清晰的。希望对和我一样刚接触FPGA不久的同学能有一点
Xilinx FIFO IP介绍
青春易逝，愿不负昭华，期待梦与远方
02-15 1579
前言 简单对xilinx FIFO IP进行介绍，详细内容可以参考该IP的手册 ： pg057-fifo-generator。 1、FIFO数据写入时序 2、标准FIFO读时序 3、First-word-Fall-Through FIFO读时序 4、握手信号 ...
【PG057】FIFO Generator IP核学习
w0shishabi的博客
10-07 7561
目录3 使用IP核进行设计3.1 通用设计指南3.1.1 了解困难程度3.1.2 理解信号流水线以及同步3.2 初始化FIFO产生器3.3 FIFO用法和控制3.3.1 写操作3.3.2 读操作3.3.3 握手标志信号3.3.4 可编程标志位3.3.5 数据计数3.3.6 不对称数据位宽**First-Word Fall-Through情况下的非对称位宽结构**3.3.7 Block RAM 和 FIFO Macros 的内嵌寄存器3.3.8 Block RAM与FIFO Macro中的Embedded R
FIFO核自带的约束 PG057
qq_37378254的博客
07-30 546
当生成具有独立时钟域的FIFO时（无论是否使用DCM来导出写入/读取时钟），核心内部同步写入和读取时钟域。因此，在核心中的某些寄存器上会出现设置和保持时间冲突。在模拟中，可能会发出警告消息，指示这些违规行为。 如果这些警告消息来自FIFO发生器核心，则可以安全地忽略它们。核心被设计成能够正确处理这些情况，而不管读写时钟之间的相位或频率关系如何。 FIFO生成器核心提供一个IP级约束，该约束应用MAXDELAY约束，以避免跨时钟域逻辑上的设置和保持冲突。除了IP级约束外，FIFO生成器还提供了一...
FIFO读数据异常分析
硬码农二毛哥的博客
05-09 5198
FIFO是FPGA设计中最常用的IP，读写时序相对简单，可能正是因为这个原因，通常不会去细读FIFO手册，具体怎么操作大概清楚，上手就写，一般不会出什么问题。最近却遇到读FIFO异常的情况，特意记录一下，顺便细读了一下PG057。
【FPGA基础篇】Xilinx FIFO详细解析
qq_38812860的博客
09-06 1万+
FIFO官方手册要点类型Reset写操作满标志写操作时序分析读操作空信号读操作时序分析Standard ReadFirst-Word Fall-Through同时读写时序分析握手信号Programmable FlagsData CountsNon-symmetric Aspect Ratios FIFO作为FPGA岗位求职过程中最常被问到的基础知识点，也是项目中最常被使用到的IP，其意义是非常重要的。本文基于对FIFO Generator的Xilinx官方手册的阅读与总结，汇总主要知识点如下： 类型 FIF
Xilinx IP核手册阅读——FIFO
FG的博客
07-27 1552
如上图，复位信号拉低后，经过1clk后，写使能拉高，数据开始写入FIFO，再经过2clk，wr_count开始计数，empty信号拉低后，rd_cout信号开始计数，但是注意光标时间，wr_count和rd_count两个信号并不是和clk时钟信号对齐的。至此，Overview看了个大概，总结来说，该章中主要介绍IP核的应用场景、适配性等问题，并会给出IP核接口的详细说明，还会有简略的时序图说明接口之间的关系，力求全面总体，后面的章节一定是对ch1中提到的多有功能做出系统的详细的说明。（是否使用前者更好？
xilinx最新FIFO Generator v13.2 中文版
08-05
最新版xilinx ip核 FIFO Generator v13.2，欢迎大家下载一起交流资源。
基于FPGA设计实现异步FIFO
04-07
本设计用16*8 RAM实现一个异步FIFO，具体功能定义如下： 1）异步复位。 2）FIFO不为满时，当写使能有效时，在写时钟的上升沿向FIFO中写入数据。 3）FIFO不为空时，当读使能有效时，在读时钟的上升沿从FIFO中读出...
fifo.rar_FPGA的FIFO_fifo_fpga FIFO_fpga fifo vh
09-20
标题"fifo.rar_FPGA的FIFO_fifo_fpga FIFO_fpga fifo vh"暗示了这是一个关于FPGA实现FIFO的设计资料，其中可能包含了用VHDL编程的FIFO代码示例。"fifo vh"可能指的是VHDL实现的FIFO模块。 描述中的“FIFO程序，适用...
fpga通过vivado实现FIFO
最新发布
04-16
在 FPGA（Field-Programmable Gate Array）开发中，Vivado 是一款广泛使用的综合工具，它由 Xilinx 公司提供，用于设计、仿真、综合、实现和配置 FPGA 芯片。本主题将深入探讨如何利用 Vivado 实现 FIFO（First-In-...
【原创】Xilinx 同步FIFO IP核时序仿真说明（附testbench代码）
qq_40807206的博客
01-13 4514
引言 最近在研究硬件tcp/ip协议栈，需要用到同步FIFO缓存电脑发来的以太网数据。以前用的Altera家的芯片，还没仔细研究过Xilinx的同步FIFO IP核的时序，为了避免以后采坑，简单分析一下其操作时序。软件环境：Vivado 2019.2仿真环境：Vivado Simulator官方手册：PG057 一、时序分析 大家知道一个数据从一个触发器输入端传输到另一个触发器输出端需要两个时钟周期，那么写进FIFO的第一个数据是wr_en上升沿时的数据还是wr_en上升沿后的下一个数据呢？ 查看一下
Xilinx IP解析之FIFO Generator v13.2
徐大康的博客
12-05 1万+
Xilinx FIFO IP核详细解析，包含仿真
xilinx FIFO的使用及各信号的讨论
up up up!
02-07 1189
FIFO的使用非常广泛，一般用于不同时钟域之间的数据传输，比如FIFO的一端是AD数据采集，另一端是计算机的PCI总线，假设其AD采集的速率为16位100K SPS，那么每秒的数据量为100K×16bit=1.6Mbps,而PCI总线的速度为33MHz，总线宽度32bit,其最大传输速率为33*32=1056Mbps,在两个不同的时钟域间就可以采用FIFO来作为数据缓冲。另外对于不同宽度的数据接口也可以用FIFO...
Xilinx FIFO相关调试记录
weixin_49272830的博客
12-17 1791
Xilinx FIFO相关调试记录 本文记录在使用Xilinx FPGA时遇到的FIFO现象 记录1 同步fifo设置如下 因为project中使用了fifo的empty信号，但是发现empty在wr_en后3个时钟周期后才会拉低，在rd_en的下一周期直接拉高。所以在之后使用empty时，应注意此现象。 ......
fifo generator v9.3 pg057 december 18, 2012
09-29
FIFO生成器v9.3是一种常见的串行数据存储器，它按照先进先出（FIFO）原则对数据进行存储和检索。它的全名是First-In-First-Out Generator，版本是v9.3，其设计与功能经过了改进和更新。 FIFO生成器v9.3主要用于在数据传输中实现通信协议的流控制和缓冲功能。它具有高速的数据存储和检索能力，能够快速地将数据从输入存储到输出，保证数据的顺序传输。同时，它还提供了数据的读写指针，用于控制数据的读写操作。通过这些指针，用户可以方便地控制数据的输入和输出。 FIFO生成器v9.3的发布日期是2012年12月18日，这意味着这个版本的FIFO生成器是在那一天面世的。这个版本的FIFO生成器相较于之前的版本进行了一些改进和修复，增强了其稳定性和可靠性。它能够更好地满足用户的需求，并提供更高的性能。 总之，FIFO生成器v9.3是一种流行的串行数据存储器，用于实现通信协议的流控制和缓冲功能。它的发布日期是2012年12月18日，具备高速的数据存储和检索能力，并提供了数据的读写指针，用户可以方便地进行数据的输入和输出。这个版本相较于之前的版本进行了改进和修复，增强了其稳定性和性能。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值