【FPGA——基础篇】如何理解时序电路

一、概述

时序逻辑示意图，如下图所示。数据从一个寄存器出来，经过组合逻辑到达下一个寄存器。

 

 

       在学习数字电路的过程中，我们都知道时序逻辑，但是大家对时序逻辑真的了解吗？

        （1）纯组合逻辑电路的缺点在哪？

        （3）纯组合逻辑电路完成不了什么功能？

        （2）为什么需要时钟和寄存器呢？

       带着这三个疑问我们来认识一下时序逻辑电路。

 

二、同步时序逻辑电路的作用

       

  1. 时序逻辑电路对于组合逻辑的毛刺具有容忍度，从而改善电路的时序特性。同时电路的更新由时钟控制。

        比如，在组合逻辑中当各路信号的路径长度不一样时那么组合逻辑的输出就会出现毛刺。如下图所示。F0和F1到达最后一个或门的路径长度不一样，那么在F端就会出现毛刺。