IC基础(九)：单bit跨时钟域同步

在IC基础(三)：跨时钟域处理——电平同步器中介绍了点评同步器，但是其在由快时钟域向慢时钟域传输的时候clk_b有可能采样不到clk_a传输过来的信号。

自己看过不少的书，其中对跨时钟域的处理讲的不是很明白，因此抱着试一试的心态在eetop上搜索了跨时钟域。直到看到大神“杰克淡定”讲的单比特跨时钟域处理的帖子才有所感悟。在此表示感谢。地址在这，建议大家亲自过去看看，讲的真好，还有各位网友的回复，为啥不去呢;http://bbs.eetop.cn/forum.php?mod=viewthread&tid=605419&highlight=verilog基本电路设计&mobile=2

博主“杰克淡定”主要也是介绍了两种情况，一种是针对电平信号的，一种是针对脉冲信号的。针对电平信号采用的是两级DFF进行同步，也是很常见的。这种方法我在IC设计基础(三)中也介绍了。“杰克淡定”在讲脉冲信号的同步讲的很精彩也很详细。下面摘抄其中一段讲述原理的。

“下面是更常见的，clka下的脉冲信号，同步到clkb时钟域下，它对clka与clkb的时钟频率关系没有任何限制，快到慢，慢到快都没有问题。其主要的原理就是先把脉冲信号在clka下展宽，变成电平信号，再向clkb传递，当确认clkb已经“看见