【Microelectronics Reliability】An efficient thermal model of chiplet heterogeneous integration system

• An efficient thermal model of chiplet heterogeneous integration system for steady-state temperature prediction
  • 背景和动机
  • 创新点及发现
  • 实验和评估结果
  • 结论

An efficient thermal model of chiplet heterogeneous integration system for steady-state temperature prediction

用于稳态温度预测的chiplet异构集成系统的有效热模型
Chenghan Wang，Qinzhi Xu et al.

背景和动机

小芯片异构集成（CHI）系统已成为延续摩尔定律的重要解决方案。如今，晶圆级CHI系统也应运而生，为人工智能（AI）应用提供更强大的性能。

本文提出了一种有效的热模型来预测 CHI 2.5-D 系统的稳态温度分布。最后，该热模型被评估为高度准确，误差 <1.8%，而且速度相当快。

本热模型是一种具有指导意义的仿真工具，可用于执行异构集成系统的大规模热仿真。目前仿真工作提出的方法有望帮助设计人员检测潜在的温度相关热点，并在设计流程的早期阶段提高 CHI 系统的可靠性和鲁棒性。

创新点及发现

1. 分别增加芯片的横向和纵向空间
   

1. 如图26(a)(b)中所示，随着芯片间横向空间或纵向空间的增加，结温（电子器件最高温度）先下降再上升

2. 横向：结温具体位置从1 7 13 19跳跃到3 9 15 21

3. 纵向：从1 7 13 19跳跃到 4 10 16 22 成为结温的新载体

4. 即证明纵向空间和横向空间的增加（更大的缓冲区有助于更好的冷却）可以降低结温，同时chiplet不能过于靠近芯片边缘，因为越来越靠近中介层的边缘，热量无法通过中介层传播到环境中，当靠近到边缘阈值的时候，散热条件开始恶化。（应保持到阈值以内）

5. 同时增加芯片的横向和纵向空间
   

   1. 这种情况下，结温从chiplet 1 跳跃到四个角落的chiplet

6. 芯片间距（D2D链路长度）和横向纵向空间的关系
   

   1. 当横纵空间都 < 2 mm 时，最高温度位于小芯片 1、7、13 和 19 中。
   2. 当横向间距为 3.9 mm、垂直间距为 6.5 mm 时，最高温度移动到小芯片 6、12、18 和 24。
   3. 可以得出结论，小芯片阵列的较大设计空间可能会恶化热行为。这违背了通常的观点，即热源之间较大的空间总是有利于散热。（过于靠近边缘）
   4. 需要在设计流程的早期阶段找出CHI系统的温度转折点，这有助于热布局和优化。

7. 不同功率chiplet的布局
   

   1. H、M和L分别指15W、12W和10W。放置 I 的结温为 80.4 ℃，放置 II 的结温高达 87.4 ℃。原因是外围区域的chiplet在中介层上有更大的缓冲区。外围chiplet有更好的散热环境。
   2. 这项研究表明，将高功率小芯片放置在阵列外围是一种有效的热管理解决方案。然而，应该指出的是，如果高功率小芯片太靠近中介层边缘，结温可能会再次升高。
      可以用于不同功耗相同形状的chiplet，异构

实验和评估结果

结论

提出了一种适用于稳态温度预测的高效热模型
按照实际形状建模的散热器更接近实际。
对RDL、TSV和凸点进行良好的建模，以提高模型精度。这些工作足以实现芯片级CHI系统的热仿真。