RISC-V SoC 的一些疑问

1、RTC和WDG都是基于定时器设计的，功能有什么不一样？能否资源复用？
2、CODED区的地址区间有特定的要求是吗？
3、有机会学习一下CPU的协处理器接口是怎样的一个？自定义指令拓展怎么个流程？
4、整理各个项目的RV子系统，梳理差异？
5、支持的指令集架构？流水线级数？总线接口？浮点单元？DSP增强？分支预测（BHT/BTB/RAS）？I/DCache？中断？拓展？休眠？调试？
6、I/DTCM是不是就是所谓的I/DCache？
7、中断分为了电平、脉冲、上升沿、下降沿等等的触发方式，具体都是怎么实现的呢？
8、GPIO看似也是比较复杂的？
9、可以了解一下ST的编译环境到底是怎样的？
10、了解一下JTAG调试（5线）？
11、高速缓存到底是怎么实现的？
12、中断投机压栈技术？
13、矢量中断咬尾技术？
14、双周期硬件乘法器？
15、AXI Outstanding？
16、中断处理加速？
17、非对齐内存？
18、线程？进程？
19、虚拟内存？内存映射？
20、SIMD？MIMD？
21、浮点数表示？单双精度？
22、定点数计算？
23、外设接口：
SPI：用于访问片外Flash存储器
4根线：SCK，CS，MOSI，MISO
I2C：用于简单的外设配置
2根总线线路：SDA，SCK
UART：用于和PC主机的通信，即串口通信
2根数据线：TX，RX
PWM：用于数模交互控制
WDT：用于防止程序发生“死循环”、“跑飞”或者“死机”
RTC：提供精准的时钟参考
PMU：控制大部分的电源开启和关闭
24、
E907 处理器采用 5 级流水线结构：取指、译码、执行、内存访问、写回。
取指阶段，访问指令 Cache 或者外部总线，获取指令，同时访问 BTB，发起 0 延时跳转。
译码阶段，访问动态分支预测器和返回栈，发起分支的预测跳转，同时进行指令译码，读取寄存器堆，处理数据相关性和数据前馈。
执行阶段，完成单周期整型计算指令和多周期乘除法指令的执行、存储/加载指令地址计算和跳转指令处理。其中，整型计算包括普通的算术指令和逻辑指令。
内存访问阶段，利用执行阶段产生的存储/载入指令的目标地址访问数据 Cache 或者外部总线。
写回阶段，将指令执行结果写回寄存器堆。

25、中断加速压栈指令PUSH？中断加速弹栈指令POP？
26、
普通用户模式只允许访问通用寄存器、浮点寄存器、浮点控制寄存器， DSP 运算状态寄
存器以及事件监测寄存器等；机器模式可以访问所有通用寄存器、浮点寄存器、控制寄存器和所有紧耦合 IP 的寄存器。

27、小端格式：低低高高
28、IEEE-754-2008浮点协议？
29、
WFI 指令只有 E907 处于机器模式下可以被正常执行，用户模式下执行该指令会触发非法指令异常。

30、矢量中断和非矢量中断？
31、Strong Order是什么？
32、性能检测单元HPM？
33、地址和数据对齐是什么意思？