基于vivado 2018.3的FPGA设计流程

已于 2025-04-25 00:45:59 修改
阅读量130 收藏
点赞数 2
文章标签： fpga开发
于 2025-04-24 22:10:04 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Miraitowaxiahuax/article/details/147492914
版权

 1：创建工程

打开vivado软件，点击creat prj

点击next，进入创建工程并输入文件名称。文件名称不能含有中文字符等

选择创建RTL project

进入器件选择

2：添加设计文件

        如图选择

输入文件名称

3：编译

4：编写测试文件

点击next 写入testbench文件名称

写好testbench代码，将testbench文件设为顶层文件

进行仿真

4：管脚约束及程序烧录

编译好后选择cancel，自行进行烧录

Vivado2018.3安装教程（含lincese）
m0_46644103的博客
10-27 6856
基于FPGA的开发工具，包括Verilog语言，C语言开发
Vivado开发FPGA使用流程、教程 verilog（建立工程、编译文件到最终烧录的全流程）
热门推荐
weixin_45676874的博客
08-10 3万+
本文从建立工程到最终烧录，vivado的使用傻瓜式教程，都能会用，具体的原因有的可能没写需要自己查
vivado 2018.3 烧写固化FPGA verilog代码以及出现的问题解决
cckkppll的博客
01-28 1362
vivado 2018.3 烧写固化FPGA verilog代码、vivado添加flash，位宽不同错误、flash空间不够问题
ViVado HLS 2018.3基本开发流程
quaer的博客
10-11 1320
点击"Source"添加.c/cpp或者.h文件,在TestBench里面添加要测试的文件.c/cpp并且可以包含main函数.选择IP->Repository,并且点击加号，选择solution，将会自动识别到IP，识别到后，点击Apply->OK。①点击project->project settings->synthesis->browser->选择顶层函数。②点击project->Run C Simulation(输出01交替，表示C仿真结果正确）reg led_i_vld;reg led_i;
纯PL工程的Zynq固化（vivado 2018.3）
qq_64647020的博客
07-27 2146
打开vivado工程文件（我这边打开的是之前已经烧录的），打开后：点击Create block design，设置一个名字，然后ok，会弹出一个diagram的图窗，点击➕（图示两种方法都可以）把顶层模块设置为top（有些已经直接是top，就不用再点，我这里就直接是top），之后需要打开生成的.v文件，把自己的工程文件例化在最后。在固化完成后，把插销插到QSPI模式，上电，（不用插电脑），如果能在示波器（看个人情况）上看到预期结果，就说明固化成功了！第三步，选择开发板对应的ddr（根据开发板的用户手册选）
Vivado两种生成、固化烧录文件
yundanfengqing_nuc的专栏
09-07 5999
一、生成固化文件 1、先生成bit文件，再生成固化文件 2、生成固化文件步骤 A选择当前flash的大小，注意这里是MB，不是Mb。 B选择要生成的固化文件的保存路径，设置名字。 C选择当前芯片的烧录方式 D选择已经生成的bit文件。 E勾选所有。 3、点击OK，生成完成。 二、固化文件 1、连接设备，open Device 1、设置参数 选择芯片的参数 注意芯片的电压。 点击OK后出现下面界面 选择固化
Vivado 2018.3开发包：许可证与IP核集成实战
weixin_31749299的博客
05-22 647
Vivado 2018是由Xilinx推出的先进的综合和系统集成工具，它为FPGA设计提供了全面的解决方案，从设计创建到最终的硬件实现。这个章节将为读者介绍Vivado 2018的基础知识，包括它的核心功能、设计理念和如何在现代FPGA设计中发挥作用。FPGA，即现场可编程门阵列，是一种可以通过软件重新编程的集成电路。它的出现使得硬件电路的设计变得更加灵活、高效和经济。与ASIC设计相比，FPGA设计有其独特的优势，如低成本、短周期、高灵活性等。
【FPGA】Vivado开发流程（基于2018.3版本）
weixin_50767137的博客
01-16 1686
本文对FPGA的开发流程做了一个简单的概述
Vivado2018.1及license，亲测可用
04-30
Vivado 2018.1是一款由Xilinx公司推出的综合型开发工具，主要用于设计、仿真、实现和调试基于FPGA（Field Programmable Gate Array）以及SoC（System on Chip）的数字逻辑系统。这款工具是Xilinx的旗舰产品，涵盖了...
vivado2018.2.rar
05-23
描述中的"2018.3也可用"可能意味着这个许可证文件不仅适用于Vivado 2018.2版本，还兼容稍后发布的2018.3版本。这种跨版本的兼容性对于用户来说非常方便，因为他们不必因为软件升级而获取新的许可证。 在标签中提到...
vivado2018+IPs_vivado_vivado2018.3_licencevivado_vivado2018_viva
09-30
标题"vivado2018+IPs_vivado_vivado2018.3_licencevivado_vivado2018_viva"中提到的“IPs”指的是 Intellectual Properties，即知识产权核。在FPGA设计中，IP核是指预先设计好的、经过验证的硬件模块，可以是数字...
vivado2018_3.rar
09-15
Vivado 2018.3是一款由Xilinx公司推出的综合设计环境，主要用于开发基于FPGA（Field-Programmable Gate Array）的系统。这款工具集成了硬件描述语言（HDL）编辑器、逻辑综合、布局布线、仿真、调试以及IP集成等多种...
《深入解析SPI协议及其FPGA高效实现》-- 第三篇：FPGA实现关键技术与优化
GateWorld的博客
06-03 693
本文详细介绍了FPGA实现高速SPI接口的核心技术方案，主要包括：1）时序收敛策略（源同步约束、IDDR/ODDR应用）；2）100MHz以上高速实现方法（ODELAYE2校准、时钟相位优化）；3）资源优化技术（逻辑复用、动态重配置）；4）QSPI模式硬件加速方案；5）低功耗设计技术。通过Xilinx 7系列FPGA实测数据验证，优化后的设计在100MHz频率下动态功耗降低54%，同时实现稳定传输。文章还提供了完整的代码示例、约束脚本及调试方法，为FPGA-based SPI设计提供实用参考。
Xilinx FPGA 重构Multiboot ICAPE2和ICAPE3使用
u014035968的博客
06-07 604
本文介绍了基于IPROG命令的FPGA多版本重构技术，通过ICAP原语实现在线版本切换。
FPGA纯verilog实现MIPI-DSI视频编码输出，提供工程源码和技术支持
qq_41667729的博客
05-31 1269
FPGA纯verilog实现MIPI-DSI视频编码输出，提供工程源码和技术支持
K7 系列各种PCIE IP核的对比
weiweiliulu的专栏
06-06 336
这是 Kintex-7 内置的 硬核 PCIe 模块。部分事务层也集成在里面，使用标准的PCIE 基本没有问题。不依赖与外部的AXI 接口，依靠内部集成的DMA 实现大数据量的TLP 报文。事务层开放给用户，如果需要自定义一些TLP 协议，可以使用该IP。，支持通过 PCIe 实现主机（CPU）与 FPGA 之间的直接内存访问。事务层是软核,内部集成，用户不可更改。PHY 和链路层使用内部的硬核。上面三个IP 有什么区别，什么时候用呢？里面有读写地址/数据/使能信号。里面有读写地址/数据/使能信号。
《从零掌握MIPI CSI-2: 协议精解与FPGA摄像头开发实战》-- CSI-2 协议详细解析LLP (二）
GateWorld的博客
06-07 575
本文详细解析了低层协议(LLP)的核心特性和传输机制。LLP是一种基于字节的包协议，支持短包和长包两种格式，具备4个虚拟通道复用能力，并通过帧/行同步包、数据类型标识等实现精确控制。协议采用16位CRC校验和8位包头ECC提供错误检测与纠正功能。文章深入剖析了长短包结构、虚拟通道复用、数据交织传输等关键机制，并详细说明了D-PHY物理层的错误处理方案。最后总结了协议传输规则，包括包间距要求、时序控制方法和消隐期定义等参数。
Xilinx FPGA MIPI DSI TX Subsystem 仿真笔记
最新发布
06-07 337
MIPI DSI TX Subsystem IP的配置与仿真。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值