vivado 2018.3 烧写固化FPGA verilog代码以及出现的问题解决

最新推荐文章于 2024-06-11 14:18:42 发布
最新推荐文章于 2024-06-11 14:18:42 发布
阅读量899 收藏 11
点赞数 14
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/cckkppll/article/details/135898032
版权

vivado一般是与SDK同时使用的，像zynq系列，通过SDK烧写固化代码很方便，但是有的时候比如本人目前使用的是XC7K325T FPGA进行的开发，不会用到SDK软件，所以烧写固化代码想通过vivado直接操作。

1、按照网上百度的方法进行设置，如下

遇到的第一个问题就是在vivado2018.3的flash型号列表中没有本人使用的flash，怎么办呢，添加flash，添加方法网上有很多，就是在vivado 2018.3的安装目录下找到...\vivado20183\Vivado\2018.3\data\xicom

找到这个文件后打开，里面就能看到每个FPGA系列支持的flash型号，如下

这里面是对flash进行的一个比较详细的描述，CFGMEM_ID是序号；NAME为型号，COMPATIBLE_DEVICES

最低0.47元/天 解锁文章
cckkppll
关注
  • 14
    点赞
  • 踩
  • 11
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
vivado_flash烧写过程详解
07-06
详细的介绍了基于FLASH的烧写过程
Vivado开发FPGA使用流程、教程 verilog（建立工程、编译文件到最终烧录的全流程）
热门推荐
weixin_45676874的博客
08-10 1万+
本文从建立工程到最终烧录，vivado的使用傻瓜式教程，都能会用，具体的原因有的可能没写需要自己查
手把手教你安装 Vivado2018.3（附安装包）
最新发布
dpwkj的博客
06-11 1386
Vivado 2018.3软件作为Xilinx公司推出的一款FPGA设计和开发工具，具有多方面的优势。以下是Vivado 2018.3软件的好处，分点表示并归纳如下
Vivado2018.3 连接不上open target 的解决办法
onealive的博客
01-08 8802
Vivado2018.3连接不上open target的解决办法： 一般情况下是因为Vivado的驱动没有安装好，只需要将驱动安装上即可，路径为Vivado\2018.3\data\xicom\cable_drivers\nt64\digilent\install_digilent.exe 建议在安装的过程中，将vivado以及Jtag连接器先拔掉，安装驱动成功后在重新开始打开vivado进行连接...
vivado链接不上开发板最有可能原因
abc763274289的博客
07-06 1万+
文章目录vivado链接不上开发板最有可能原因 vivado链接不上开发板最有可能原因 vivado链接不上开发板最有可能原因 我们在使用vivado平台进行FPGA工程开发的时候，往往会遇到这样的情况：明明我们的FPGA电路板和我们的计算机之间的物理链接没有任何问题，但是vivado就是识别不到我们的开发板。这个时候很有可能是vivado软件安装时候自带的一个驱动文件install_digilent.exe 没有安装成功，或者安装成功但是又被其它的第三方电脑管理软件错误卸载了。这个时候我们只需要到自己计算
FPGA（zynq7000）死活连不上？你可能忽略了……（win/ubuntu通用）
weixin_47764659的博客
10-13 1016
拯救FPGA（zynq）连不上vivado最后的解决办法（ubuntu/win通用）zynq无法auto connect Hardware
Vivado SDK 2018.3 镜像烧写教程
蒋楼丶的博客
03-18 1790
在 SDK 的菜单“New -> Application Project”；工程模板选择，选择Zynq FSBL，最后点击”Finish”；Image File：添加BOO.binT文件（步骤10添加）；FSBL File：添加FSBL.elf文件（对应路径下）；新建一个文件夹，将.hdf文件放到文件夹内；如下几项如图所示，点击“Finish”；最后点击”Program”开始烧写；打开SDK，路径选择新建的文件夹；选择第1步中的.hdf文件，打开；在SDK菜单栏点击如下图标；点击“Finish”；
最详细手把手教你安装 Vivado2018.3
嵌入式小菜鸟一枚~
12-20 3954
最详细手把手教你安装 Vivado2018.3
FPGA控制QSPI Flash及Verilog程序.docx
08-28
通过理解这些基本的SPI Flash操作和与FPGA交互的机制，我们可以编写有效的Verilog代码来实现对W25Q128BV的高效控制，满足嵌入式系统的需求。在实际设计中，还需要考虑时序控制、错误处理以及与其他系统组件的接口...
vivado基本开发流程.pdf
11-24
从开始菜单中启动软件时，需要选择“所有程序”->“Xilinx Design Tools”->“Vivado 2018.3”->“Vivado 2018.3”。 创建 FPGA 设计工程 创建设计工程是 Vivado 开发流程的第一步。创建设计工程需要打开 Vivado ...
vivado对两种flash（bpi与spi）固化流程流程总结
03-19
Vivado是一款强大的Xilinx FPGA/CPLD开发工具，支持多种类型的非易失性存储器，包括BPI（Parallel Boot PROM Interface）和SPI（Serial Peripheral Interface）Flash。本文将详细阐述Vivado对这两种Flash进行固化的...
DE10之verilog代码烧录到开发板演示
09-15
DE10之verilog代码烧录到开发板演示,DE10之verilog代码烧录到开发板演示
Vivado2018 1 2 3 license
03-28
2037年之前的任何Vivado版本（包括HLS、AccelDSP、System Generator、软硬CPU、SOC、嵌入式Linux、重配置等等功能）都是永久使用,我用的vivodo2018.3正常使用
FPGA固化流程
11-02
1. 设计输入：首先，你需要使用Vivado进行设计输入，这可能包括编写HDL代码（VHDL或Verilog）、导入IP核或者使用Block Design图形化界面。 2. 综合与布局布线：在完成设计输入后，使用Vivado的综合工具将高级语言...
FPGA开发基本流程有哪些？.pdf
11-02
3. **HDL编码**：一旦高层次设计完成，设计者将使用硬件描述语言（HDL，如VHDL或Verilog）编写具体的逻辑门级代码，将功能模块化，创建IP核。这个阶段可能包括自顶向下的设计方法，将大系统分解为更小的子模块。 4....
Vivado 添加列表中不存在的 FLash 器件
ppqppl的博客
01-22 1057
Vivado 添加列表中不存在的 FLash 器件 以华邦 SPI FLASH W25Q128JVEIQ 为例进行说明。(其他 Flash 添加步骤一致) 1.本地 vivado 安装目录 D:\Softwares\xlinx_tools\Vivado\2020.2\data\xicom 下，找到 xicom_cfgmem_part_table.csv 文件，这个表与 vivado hardwa...
FPGA烧录程序遇到的问题
TsEd12345的博客
04-03 3809
第一次用可能没有选择USB-Blaster，需要点左边的选项进行选择；mode选择JTAG；点击start前要先给板子通电，按下电源开关。 下载到FPGA的sof文件断电后会消失，进行程序的固化之后，断电后重新上电，仍然可以执行固化的程序，用jic文件。 跟着视频学的时候要注意芯片是否一样，要选择自己的芯片。 创建工程时选择型号： 引脚： 程序固化时的芯片型号： ...
关于Vivado和SDK2018.3版本软件和启动问题
2301_77769636的博客
02-19 1292
Vivado工程创建的文件级（层）就是SDK软件的最大目录层级，当工程转移时可以少于或等于原来的目录，不能大于创建工程时的目录级（层）数，否则就会出问题。
Vivado无法连接hardware的问题（localhost(0)/auto connect失败）
Linagee的博客
02-18 1万+
购买了XILINX ARTIX-7系列的fpga开发板，在vivado上写完代码跑完仿真后进行板级验证，但是在hardware management里中选择auto connect后无法连接到板子。 解决方法： 检查物理连接，保持板子接电且上电了。在建立项目的时候不要选择错板子的型号。 查看USB的驱动有没有安装好。 如果在设备管理里如上图，则重新下载驱动。位置如下图： 下载完后可见： 可能是另一个驱动没安装好。可以直接去安装vivado的地址寻找安装包并重新安装。在我的电脑上地址为：D:\X
Vivado 2018.3软件FPGA _Verilog HDL__Basys3四位数码管动态显示的实现
05-25
下面是使用Vivado 2018.3软件和Verilog HDL语言实现Basys3四位数码管动态显示的一个简单例子。 首先，在Vivado中创建一个新项目，添加Basys3开发板作为目标板卡，并设置好约束文件。 然后，我们需要创建一个Verilog模块，用于控制四位数码管的动态显示。以下是一个示例代码： ```verilog module digit_display( input clk, // 时钟信号 input [3:0] data_in, // 输入数据，4位二进制数值 output reg [6:0] anodes, // 数码管阳极输出 output reg [6:0] segments // 数码管阴极输出 ); reg [25:0] counter; // 计数器，用于控制数码管动态显示 reg [3:0] digit; // 当前显示的数码管编号 // 数码管显示控制 always @(posedge clk) begin counter <= counter + 1; if(counter == 250000) begin // 50Hz 的刷新频率 counter <= 0; digit <= digit + 1; if(digit == 4) begin digit <= 0; end end end // 数码管数据输出 always @(posedge clk) begin case(digit) 0: begin anodes <= 7'b1111110; segments <= { data_in[0] ? 7'b0000001 : 7'b1111110, data_in[1] ? 7'b0000001 : 7'b1111110, data_in[2] ? 7'b0000001 : 7'b1111110, data_in[3] ? 7'b0000001 : 7'b1111110 }; end 1: begin anodes <= 7'b1100111; segments <= { data_in[0] ? 7'b0000001 : 7'b1111110, data_in[1] ? 7'b0000001 : 7'b1111110, data_in[2] ? 7'b0000001 : 7'b1111110, data_in[3] ? 7'b0000001 : 7'b1111110 }; end 2: begin anodes <= 7'b1001111; segments <= { data_in[0] ? 7'b0000001 : 7'b1111110, data_in[1] ? 7'b0000001 : 7'b1111110, data_in[2] ? 7'b0000001 : 7'b1111110, data_in[3] ? 7'b0000001 : 7'b1111110 }; end 3: begin anodes <= 7'b1110011; segments <= { data_in[0] ? 7'b0000001 : 7'b1111110, data_in[1] ? 7'b0000001 : 7'b1111110, data_in[2] ? 7'b0000001 : 7'b1111110, data_in[3] ? 7'b0000001 : 7'b1111110 }; end endcase end endmodule ``` 在这个模块中，我们使用计数器和一个 `digit` 变量来控制四位数码管的动态显示。每个数码管的数据由输入的 4 位二进制数值决定，通过 `case` 语句来选择要显示的数码管。在每个时钟上升沿时，根据 `digit` 的值输出相应的阳极和阴极信号。 最后，将这个Verilog模块添加到Vivado项目中，并生成比特流文件，烧录到Basys3开发板上即可实现四位数码管的动态显示。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

cckkppll

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值