【UVM基础】+uvm_set_verbosity 使用介绍

于 2025-03-18 23:31:32 发布
阅读量105 收藏
点赞数
分类专栏： 数字IC验证百宝箱 文章标签： 经验分享 面试 数字IC 芯片验证 SV UVM
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/MoorePlus/article/details/146355578
版权

  • +UVM_VERBOSITY=UVM_NONE 将整个UVM环境中的verbosity级别都设置为了UVM_NONE。

  • +uvm_set_verbosity=component_name,id,verbosity,phase_name,optional_time 将设置特定的component下指定ID的verbosity。

    • 例如：“+uvm_set_verbosity=tb_top.pcie_inst*,_ALL_,UVM_NONE,time,0” 就是设置tb_top.pcie_inst下面所有ID的verbosity为UVM_NONE。
+uvm_set_verbosity=<comp>,<id>,<verbosity
了解本专栏 订阅专栏 解锁全文
UVM 仿真打印信息控制
MangoPapa
09-30 7038
UVM 仿真打印信息控制-uvm_set_verbosity 本文只介绍如何在simv sim_opts中使用uvm_set_verbosity。 详见uvm源码: uvm/base/uvm_component.svh
uvm_set_verbosity
just_go_go的博客
04-16 834
uvm_set_verbosity 设置具体的comp,id,verobosty_level,phase/time,offset。+UVM_VERBOSITY 设置整体的verbosity_level。
uvm 中将修改uvm_severity 和 uvm_verbosity
sinat_38294441的博客
08-12 1882
uvm 打印级别修改
通过plarsargs设置uvm verbosity
weixin_30393907的博客
04-09 1082
+UVM_VERBOSITY=UVM_NONE 将整个UVM环境中的打印级别都设置为了UVM_NONE。 +uvm_set_verbosity=component_name,id,verbosity,phase_name,optional_time 将设置特定的component的verbosity。 例如"+uvm_set_verbosity=tb_top.pcie_inst*,_ALL_,...
uvm verbosity 话痨
zt5169的博客
01-15 5432
UVM话痨评价 (uvm_verbosity)，该值提供几个预定义的级别。这些级别在两个地方使用。首先是在代码中编写消息时，下表中的各行。第二个位置是每个uvm_component拥有的用于确定应显示或过滤消息的设置，下表中的各列。 Message Verbosity setting 是每句话的啰嗦程度。component verosity setting是观众对话痨的接收程度。 UVM_NONE UVM_LOW UVM_MEDIUM UVM_HIGH UVM_FULL UVM_DEBUG
uvm里如何插入断点_UVM——控制打印信息
weixin_34617955的博客
01-15 1473
通过控制component打印信息的行为，提高日志的可读性。uvm_component 直接继承自uvm_report_object，所以component继承了一些设置report的函数。打印信息的宏有：`uvm_info(id,mess,verbosity).`uvm_warning(id,mess)`uvm_error(id,mess)`uvm_fatal(id,mess)1. 设置信息冗余...
uvm打印所有+UVM_OBJECTION_TRACE
最新发布
03-11
比如，使用命令行参数+uvm_set_verbosity=uvm_test_top.env,objection,UVM_DEBUG,time,100，这里的路径可能需要根据实际环境结构进行调整。 另外，引用[2]提到drain_time的设置可能影响phase结束的时机，但用户的...
UVM实战_1_UVM基础篇
weixin_61103637的博客
11-27 1470
本篇主要介绍UVM的几大组件，以及一些基础的知识提示：这里对文章进行总结：例如：以上就是今天要讲的内容，本文仅仅简单介绍了pandas的使用，而pandas提供了大量能使我们快速便捷地处理数据的函数和方法。
UVM verbosity levels for reports.
hungtaowu的博客
03-04 585
UVM消息打印等级
UVM 中的消息机制
qq_40268672的博客
05-26 1485
UVM消息属性 UVM 中的消息有三种属性，分别是：严重度（severity）、冗余度（verbosity）、以及消息的关联行为，此外还有消息的标签 ID。UVM 的消息机制基于该三种属性和标签 ID， 实现对消息的处理。 严重度(severity) 在调试和仿真的过程中，我们需要输出消息，那么如何区分消息的严重度？UVM 中用对应的枚举值来标识，更具体来说是用消息宏来标识。不同严重度的枚举值及其缺省的关联操作如下： 冗余度(verbosity) UVM 定义了一些枚举值表示预定义的消息冗余（消息的冗余就
#UVM# 关于UVM打印信息控制必须知道的“坑”
那么菜的博客
03-10 467
UVM 会输出类似以下警告，表明命令行参数错误：UVM_WARNING: Invalid verbosity level 'UVM_HIGHH' ignored.设置 Verbosity 时，如果输入格式错误或参数不合法，UVM 会忽略该设置，Verbosity 将回退到其他有效设置的层级。实际工作中，可能遇到各种问题，各种低级的错误，都不可避免。在 UVM 中，当通过命令行参数 +uvm_set_verbosity。通过日志中消息的显示情况，反推实际 Verbosity 层级。路径匹配失败，设置不生效。
【UVM实战】打印信息的控制
Laplace2008
10-14 1677
在芯片级别验证时,通过设置不同env的冗余度级别，可以更好地控制整个芯片验证环境输出信息的质量。
UVM基础-UVM之debug和打印
热门推荐
qq_36955425的博客
05-24 1万+
使用方法：component.set_report_severity_id_override(source, “id”, target)，component支持路径调用，例如在base_test中将driver内ID为“my_drv”的UVM_INFO改为UVM_WARNING，可以在base_test的connect_phase中调用：env.i_agt.drv.set_report_severity_id_override(UVM_INFO, “my_drv”, UVM_WARNING)。
【小白】UVM入门——config机制
qwerty999887的博客
10-24 613
config 机制，速读学习
uvm_config_db的set()与get()方法
weixin_42294124的博客
05-28 7877
1、set方法 1.1 方法原型： uvm_config_db#(T)::set(uvm_component cntxt, string inst_name, string filed_name, T value); 1.2 举个栗子： uvm_config_db#(int)::set(this, "c1", "val1", 100); 1.3 参数含义 1）#( )括号中是要传送的数据类型T，可以是： virtual interface； 单一变量值如：int，string，enum等
【System Verilog and UVM基础入门6】UVM寄存器模型
TommiWei的博客
02-22 3038
一篇文章帮助你掌握前门访问和后门访问
UVM寄存器模型（中）：reg_field读写函数、随机化、set()
weixin_42711149的博客
07-10 1900
reg_field的读写函数 首先明确，reg_field的读写函数的意思是下面介绍的函数是用于读写软件寄存器模型中reg_field的值的，并非读写硬件DUT的寄存器，切记。 set()：设置m_desired set()函数修改的是寄存器模型中调用该函数的uvm_reg_field的m_desired(期望值)，并且根据configure()时配置的m_access(访问类型)来给m_desired赋值（函数中case…endcase中间的内容），同时将value值更新为最新的m_desir
set_report_verbosity_level用法
02-26
<think>好的，用户问到了“set_report_verbosity_level”的用法。首先，我需要确认这个函数属于哪个工具或语言。因为之前用户的问题是关于Verilog中的系统函数，比如$fget，所以可能他们现在的问题也是与仿真工具有关。 我记得在Verilog中并没有set_report_verbosity_level这个函数。可能用户是在使用其他工具，比如SystemVerilog或者某些仿真器如VCS、ModelSim、Cadence的工具。另外，可能涉及到UVM（Universal Verification Methodology），因为在UVM中，verbosity level是用来控制报告信息详细程度的。 接下来，我需要验证这个函数是否属于UVM。UVM中的确有一个方法叫做set_report_verbosity_level，用于设置特定组件的消息冗余级别。比如，设置某个环境或组件的verbosity来控制日志输出的详细程度，比如UVM_LOW、UVM_MEDIUM、UVM_HIGH等。 用户可能是在使用UVM进行验证，想要控制调试信息的输出量。这时候需要解释这个函数的作用、参数以及使用场景。同时，可能需要给出示例代码，说明如何在测试环境中调用这个方法，以及不同verbosity级别的区别。 另外，用户可能混淆了不同的工具或库中的函数，比如将其他语言或工具中的函数名记混了。需要确认用户的具体使用环境，但根据之前的对话历史，用户可能是在继续询问验证方法学相关的内容，尤其是UVM。 需要考虑用户可能的真实需求。他们可能在调试测试用例时遇到信息过多或过少的问题，想要通过设置verbosity来过滤日志。这时候需要详细说明如何设置不同级别的verbosity，以及如何结合UVM的报告机制来优化调试过程。 最后，要确保回答清晰，结构合理，分点说明，并给出示例，帮助用户理解如何在实际代码中应用这个函数。同时，提醒用户注意常见的注意事项，比如作用域、继承性以及不同仿真器的支持情况。</think>在芯片验证和仿真中，**`set_report_verbosity_level`** 是 **UVM（Universal Verification Methodology）** 中的一个重要方法，用于控制验证环境中日志（log）输出的详细程度（verbosity）。通过设置不同的冗余级别（verbosity level），可以灵活控制调试信息的显示，避免日志过多或过少。 --- ### **核心概念** - **Verbosity Level**（冗余级别）： 定义日志信息的详细程度，级别越高，输出的调试信息越详细。 - 常见的级别（从低到高）： - `UVM_NONE`：不输出任何信息。 - `UVM_LOW`：基本必要信息（默认级别）。 - `UVM_MEDIUM`：中等详细信息。 - `UVM_HIGH`：高详细信息。 - `UVM_FULL`：最详细（包含所有调试信息）。 --- ### **`set_report_verbosity_level` 的功能** - **作用**： 设置某个 **UVM 组件**（如 `uvm_test`, `uvm_env`, `uvm_agent` 等）的日志输出详细程度。 - **典型场景**： - 调试时临时提高某个组件的日志级别，查看更详细的信息。 - 关闭不重要组件的日志，减少仿真输出。 --- ### **语法与用法** #### 1. **设置全局默认级别** ```systemverilog // 在测试用例（test）的 build_phase 中设置 function void my_test::build_phase(uvm_phase phase); super.build_phase(phase); uvm_top.set_report_verbosity_level(UVM_HIGH); // 全局设置为最高详细级别 endfunction ``` #### 2. **设置特定组件的级别** ```systemverilog // 在某个组件（如 env 或 agent）中设置 function void my_env::build_phase(uvm_phase phase); super.build_phase(phase); // 仅设置当前组件的日志级别 this.set_report_verbosity_level(UVM_HIGH); endfunction ``` #### 3. **动态调整级别** ```systemverilog // 在仿真过程中动态调整（例如在某个任务中） task my_agent::run_phase(uvm_phase phase); this.set_report_verbosity_level(UVM_LOW); // 初始级别 // ... 某些操作 this.set_report_verbosity_level(UVM_HIGH); // 调试时提高级别 endtask ``` --- ### **示例场景** 假设有一个 UVM 测试环境，包含以下组件： - `my_test`（测试用例） - `my_env`（环境） - `my_agent`（代理） ```systemverilog // 设置 my_agent 的日志级别为 UVM_HIGH function void my_test::build_phase(uvm_phase phase); super.build_phase(phase); uvm_config_db#(int)::set(this, "my_env.my_agent", "recording_detail", UVM_HIGH); my_agent_h.set_report_verbosity_level(UVM_HIGH); // 直接设置 endfunction ``` --- ### **注意事项** 1. **作用域**： - `set_report_verbosity_level` 作用于 **当前组件及其子组件**。 - 若需单独控制子组件，需在子组件中单独设置。 2. **优先级**： - 子组件的设置会覆盖父组件的设置。 3. **与 `uvm_info` 的关联**： - UVM 中通过 `uvm_info` 宏输出日志，其第三个参数即为 `verbosity`： ```systemverilog uvm_info("TAG", "Message", UVM_HIGH) // 仅当全局级别 >= UVM_HIGH 时输出 ``` 4. **命令行覆盖**： - 可通过仿真命令动态调整级别（无需修改代码）： ```bash +UVM_VERBOSITY=UVM_HIGH # 设置全局级别 ``` --- ### **常见问题** - **日志不显示**：检查 `verbosity` 是否低于全局设置。 - **性能影响**：过高的 `verbosity` 会导致仿真速度下降。 - **组件继承性**：子组件的设置可能覆盖父组件。 --- 通过合理使用 `set_report_verbosity_level`，可以显著提升调试效率！如果需要更具体的示例，请进一步说明你的验证场景。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

MoorePlus

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值