VScode配置Verilog/SystemVerilog环境 (一）概述

最新推荐文章于 2024-06-24 09:15:15 发布
最新推荐文章于 2024-06-24 09:15:15 发布
阅读量1.1w 收藏 85
点赞数 9
文章标签： systemverilog verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Neocst/article/details/105422706
版权

为什么我要用VSCode，请查看我的另一篇Blog-FPGA之路——Verilog与编辑器的那些事儿

在VSCode上将要实现的功能：

  • 语法高亮
  • 代码对齐
  • 括号的处理
  • 文件编码方式
  • 版本管理
  • 二进制文件
  • 系统文件图标
  • 快捷键操作
  • 自动例化
  • 自动补全
  • Lint检查
  • vivado绑定vscode
  • 自动跳转
  • 自动声明
  • 定义跳转

需要用到的插件：

  • Verilog HDL/SystemVerilog
  • Code alignment
  • Bracket Pair Colorizer
  • GBKtoUTF8
  • GitLens
  • hexdump for VSCode
  • Material Icon Theme
  • Notepad++keymap .etc
  • TabOut
  • TCL Language Support
  • vscode-icons
  • ctags
    欢迎留言补充

后续计划更新以下几个小节：
VSCode配置Verilog/SystemVerilog开发环境（二）插件安装
VSCode配置Verilog/SystemVerilog开发环境（三）插件配置
VSCode配置Verilog/SystemVerilog开发环境（四）常用操作
VSCode配置Verilog/SystemVerilog开发环境（五）插件制作

X-ONE
关注
Vscode配置SystemVerilog 开发环境
weixin_40374201的博客
11-30 8129
Vscode配置SystemVerilog 开发环境 1. 插件安装及配置 安装插件 安装此插件即可。 插件配置 到对应插件的Extension Setting 界面下设置 Ctag 设置 用于关键字所引 语法检查设置 用于实时语法检查 modelsim 的零时编译目录（需要提前设置好modelsim，bin的环境变量） 语法检测测试 编辑好代码后保存代码，如果出现语法错误，在文本框中会出现红色下表，在PROBLEMS 的命令行中会出现具体的语法错误以及行数。 2. 模板生成及使用 编辑
VSCode-SystemVerilog:VS Code中的SystemVerilog支持
03-11
SystemVerilog-语言支持 此VS Code扩展提供了更快读取，导航和编写SystemVerilog代码的功能。 特征 精心 转到文档中的符号（ Ctrl+Shift+O ） 转到工作空间文件夹（已索引模块/接口/程序/类/程序包）中的符号（ Ctrl+T ） 转到定义（适用于模块/接口/程序/类/程序包名称以及端口！ ）（ Ctrl+LeftClick ） 在已建立索引的工作空间上快速入门 许多常见块的代码段 从已索引的模块实例化模块 带有模拟器的Linter Capabilites（） 通过集成的SystemVerilog解析器和IntelliSense（完全符合IEEE标准1800-2017）进行快速实时错误识别 如果您发现错误或想要功能，则将其作为“请求或提交“ 例子 语法高亮 转到定义 模块实例化 推荐建议 如果您的工作空间中有网表，则可以在设置中排除它们，例如
Vscode配置Verilog开发环境（二）
最新发布
weixin_50810761的博客
06-24 1774
本文分享了如何使用VSCode内置代码片段功能替代插件，并通过自定义模板提高编码效率。还提到了代码风格对齐的重要性，以及如何通过列选操作简化模块例化过程。
vscode-systemverilog-support:[不建议使用]使用mshr-hvscode-verilog-hdl-support
03-11
SystemVerilog对VSCode的支持 基于 SumblieText软件包的SystemVerilog支持。 特征 完毕 .sv .SV文件的语法突出显示 摘录： 块： always_ff ， always_comb ， module ， initial ， function 条件块： if ， while ， for 声明： parameter ， function 预构建： include ， define 特别的： 带参数的模块的paramod begin生成开始和结束对 悬停变量声明（ ） 模块实例化命令（ ） 打开命令面板Ctrl+Shift+P并键入System Verilog: Instantiate Module 选择要实例化的文件，它将在光标位置插入inst 已知错误 begin ... end不支持begin ... end括号匹配 G
VSCode配置Verilog/SystemVerilog开发环境（四）常用操作
ONE_PUNCH
08-15 4856
目录1.快速代码片段1.1.模板创建1.2.补全设置修改1.3. 快捷键修改2.编辑效率的提升 本节将要实现的功能： 快速代码片段 编辑效率的提升 待更新 1.快速代码片段 1.1.模板创建 使用VSCODE自带的Snippets实现快速代码片段，对Verilog这种结构化比较强的语言来说，可以大幅提高代码编写效率。 使用方法如下： 1.在设置中，点击用户代码片段； 2.新建全局代码片段 文件中有示例说明，去掉注释，保存后，在任意文件中输入“log_test”，回车，即可生成快速的代码片段； "P
vscode通过Code runner调用vcs来编译systemverilog文件
杰之行的博客
05-24 1565
vscode通过Code runner调用vcs来编译systemverilog文件
VSCode配置Verilog/SystemVerilog开发环境（五）实战技巧
ONE_PUNCH
03-07 2193
这里写自定义目录标题VSCode配置Verilog/SystemVerilog开发环境（五）实战技巧1. 双向端口，快速插入字符 VSCode配置Verilog/SystemVerilog开发环境（五）实战技巧 Verilog/SystemVerilog开发，实战技巧。 （最近有点忙，有空就写一个，持续更新中。。。） 1. 双向端口，快速插入字符 需要快速地在双向端口中插入字符。如：AXI-4接口，共34个端口一次性插入完成。 先看效果 按键： 34gb A [i 说明： 将光标处理第一行，通过VSCO
VSCode配置Verilog/SystemVerilog
10-18
为了在VSCode中进行Verilog/SystemVerilog开发，你需要安装一些插件和进行一些配置。 以下是一些常用的插件： 1. Verilog HDL/SystemVerilog - 语法高亮和代码片段 2. Code alignment - 代码对齐 3. Bracket Pair ...
vscode配置verilog开发环境示例代码包，可编译运行，观察波形
04-22
在本文中，我们将深入探讨如何使用Visual Studio Code (VSCode) 配置Verilog开发环境，以便进行编译、运行及观察波形。VSCode是一款轻量级且功能强大的源代码编辑器，支持多种编程语言，包括硬件描述语言（HDL）如...
VSCode配置C/C++并添加非工作区头文件的方法
08-19
一、VSCode配置C/C++ VSCode配置C/C++需要安装MinGW，并配置gcc和g++环境变量。有两种配置方法： 1. GUI配置：在MinGW Installation Manager中选取对应的Package，然后Installation->Apply Changes，如果失败则多...
Verilog/VHDL/SystemVerilog IEEE标准
01-03
该压缩包包括Verilog，VHDL, SystemVerilog的IEEE标准文档，为英文版。其中Verilog标准包括1995,2001和2005三个版本，VHDL包括2002版本，SystemVerilog包括2012版本，是各位学习硬件开发语言必不可少的参考文件。
verilog_vscode配置
03-13
verilog_vscode配置
Clams-sublimesystemverilog-package.zip
07-05
sublime_text3 systemverikog插件，支持systemverilog语法高亮，自动补齐。直接下载，离线安装
SystemVerilog For Design_ A Guide to Using SystemVerilog for Hardware Design and Modeling.pdf
03-24
用SystemVerilog进行设计建模的电子书
sublime text 2 3 system verilog自动补充插件
02-01
sublime text 2 3 system verilog自动补充插件,非常好用，我自己在原版的基础上进行了一些修改使得它更加适合我们编程的风格，编程风格可以通过里面的配置文件进行修改，不会可以咨询我哦，
Linux (Ubuntu) 下设置VScode调用questsim编译SystemVerilog
ShiAokai
10-29 1002
文章目录一. 了解文件夹`.vscode`1.1 文件 `setting.json`1.2 文件 `launch.json`1.3 文件 `tasks.json` 说明：文章内容来源于自己的使用过程，非官方对文件的说明。 一. 了解文件夹.vscode 文件夹.vscode位于工作目录下，其中主要有launch.json、setting.json、tasks.json三个设置文件 1.1 文件...
VSCode配置verilog环境(代码提示+自动例化+格式化)
热门推荐
SEU_wzx的博客
09-11 3万+
VSCode流畅编写verilog，三个插件实现代码提示+自动例化+格式化。Verilog-HDL/SystemVerilog，Verilog_Testbench，SystemVerilog and Verilog Formatter。
VScode编辑verilog/SystemVerilog + iverilog编译仿真 + GTKWave显示波形
来了就别走啦
08-17 5717
quartus II + modesim的仿真流程太过繁琐，每次修改代码都要重新编译，重新打开modesim仿真十分花时间，了解到iverilog+GTKWave的仿真方法后觉得非常快速便捷，并结合VScode编辑，做个小结、
如何在VSCode中优雅地书写Verilog
weixin_62701327的博客
03-06 8855
2.仿真器选择ModeiSim的，选择常见的器件家族，建立存在工作库的文件目录并填入，选择modelsim的win64文件夹作为modelsim仿真器所在目录，勾选Compile Xilinx IP,最后点击compile即可生成相应工作库(注：此处等待时间较长).在VSCode中打开源文件所在目录，编写完设计文件和仿真文件后，按住ctrl+`打开终端，输入vlog *.v 编译该工作目录下的全部.v文件.(也可以输入vlog xxx.v文件单独编译对应的.v文件).
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值