VScode配置Verilog/SystemVerilog环境 (一）概述

最新推荐文章于 2024-04-28 09:48:56 发布
最新推荐文章于 2024-04-28 09:48:56 发布
阅读量1w 收藏 85
点赞数 9
文章标签： systemverilog verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Neocst/article/details/105422706
版权

为什么我要用VSCode，请查看我的另一篇Blog-FPGA之路——Verilog与编辑器的那些事儿

在VSCode上将要实现的功能：

  • 语法高亮
  • 代码对齐
  • 括号的处理
  • 文件编码方式
  • 版本管理
  • 二进制文件
  • 系统文件图标
  • 快捷键操作
  • 自动例化
  • 自动补全
  • Lint检查
  • vivado绑定vscode
  • 自动跳转
  • 自动声明
  • 定义跳转

需要用到的插件：

  • Verilog HDL/SystemVerilog
  • Code alignment
  • Bracket Pair Colorizer
  • GBKtoUTF8
  • GitLens
  • hexdump for VSCode
  • Material Icon Theme
  • Notepad++keymap .etc
  • TabOut
  • TCL Language Support
  • vscode-icons
  • ctags
    欢迎留言补充

后续计划更新以下几个小节：
VSCode配置Verilog/SystemVerilog开发环境（二）插件安装
VSCode配置Verilog/SystemVerilog开发环境（三）插件配置
VSCode配置Verilog/SystemVerilog开发环境（四）常用操作
VSCode配置Verilog/SystemVerilog开发环境（五）插件制作

X-ONE
关注
  • 9
    点赞
  • 踩
  • 85
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
vs code 进行硬件设计实用插件-语法高亮、语法检查、自动例化、Testbench生成、对齐、代码块等
w0shishabi的博客
03-13 5980
1. 语法高亮和自动例化 2. 自动对齐 3. 语法检查 4. 代码块 5. Testbench模板生成 6. ISE、Vivado编辑器设置
使用VS Code进行Verilog HDL的编译和仿真
最新发布
EinsamMark的博客
05-22 2099
使用此插件仿真首先得创建一个工程，然后将所需代码添加到SOURCES里，将仿真的testbench设置为toplevel，即可在下方的RUNS里看到tb，点击Run就会调用Modelsim仿真。对于插件设置，点击ACTIONS里的Open Configuration Menu - Tools - General，第一个选项选择你需要的第三方软件，这里是Modelsim。首先安装Python 3，这个我就不赘述了，没安装的可以网上搜搜，现在官网好像也有一键安装的版本了。这个插件功能很多，简单介绍一下。
vscode搭建Verilog HDL开发环境
生活需要深度
04-28 906
打开verilog.json文件，选择一个代码片段，如下图7所示，当在.v文件中输入module就可以导出右边所示代码，当输入prefix后面引号里的文字后，就能选择出body对应的代码片段，在body代码片段里，每行代码需要包含在双引号里，句末加逗号，\t等效tab键的空格数。工欲善其事，必先利其器。插件配置完成，打开一个很久之前的spi.v文件，在VScode中键盘输入ctrl+shift+p 打开命令，输入Instance，体验自动例化模块的功能，这个功能在端口信号比较多时特别好用，如图34所示。
VS Code开发Verilog代码
All_Rights_Reserved的博客
10-01 2298
使用过Vivado和Quartus的都知道，这两个软件的代码编辑器做的都太行，微软的Visual Studio Code不管从界面还是功能上，都完胜上述两款软件多，因此这里教大家如何在VS Code上配置Verilog编程环境。
VSCode-SystemVerilog:VS Code中的SystemVerilog支持
03-11
SystemVerilog-语言支持 此VS Code扩展提供了更快读取，导航和编写SystemVerilog代码的功能。 特征 精心 转到文档中的符号（ Ctrl+Shift+O ） 转到工作空间文件夹（已索引模块/接口/程序/类/程序包）中的符号（ Ctrl+T ） 转到定义（适用于模块/接口/程序/类/程序包名称以及端口！ ）（ Ctrl+LeftClick ） 在已建立索引的工作空间上快速入门 许多常见块的代码段 从已索引的模块实例化模块 带有模拟器的Linter Capabilites（） 通过集成的SystemVerilog解析器和IntelliSense（完全符合IEEE标准1800-2017）进行快速实时错误识别 如果您发现错误或想要功能，则将其作为“请求或提交“ 例子 语法高亮 转到定义 模块实例化 推荐建议 如果您的工作空间中有网表，则可以在设置中排除它们，例如
VScode编辑verilog/SystemVerilog + iverilog编译仿真 + GTKWave显示波形
来了就别走啦
08-17 5360
quartus II + modesim的仿真流程太过繁琐，每次修改代码都要重新编译，重新打开modesim仿真十分花时间，了解到iverilog+GTKWave的仿真方法后觉得非常快速便捷，并结合VScode编辑，做个小结、
vcs编译verilog/sysverilog并执行
weixin_30642267的博客
10-13 1169
命令： sverilog：表示支持systemverilog，如果只编译verilog不需要加 test.sv :这个可以是一个systemverilog/verilog文件，也可以是一个filelist -full64：表示使用64位的机器。 verilog中可执行的单元是module;systemverilog中可执行的单元可以是module还可以是program. ...
vscode通过Code runner调用vcs来编译systemverilog文件
杰之行的博客
05-24 1468
vscode通过Code runner调用vcs来编译systemverilog文件
VSCode配置Verilog/SystemVerilog开发环境（四）常用操作
ONE_PUNCH
08-15 4646
目录1.快速代码片段1.1.模板创建1.2.补全设置修改1.3. 快捷键修改2.编辑效率的提升 本节将要实现的功能： 快速代码片段 编辑效率的提升 待更新 1.快速代码片段 1.1.模板创建 使用VSCODE自带的Snippets实现快速代码片段，对Verilog这种结构化比较强的语言来说，可以大幅提高代码编写效率。 使用方法如下： 1.在设置中，点击用户代码片段； 2.新建全局代码片段 文件中有示例说明，去掉注释，保存后，在任意文件中输入“log_test”，回车，即可生成快速的代码片段； "P
vscode配置verilog开发环境示例代码包，可编译运行，观察波形
04-22
1. **VHDL/Verilog/SystemVerilog**：由Alain Dumesny开发，此扩展提供了语法高亮、自动完成、错误检查等功能，帮助编写和理解Verilog代码。 2. **Verilog HDL Simulator (iverilog)**：此扩展由Vladimir Kurenkov...
Verilog/VHDL/SystemVerilog IEEE标准
01-03
该压缩包包括Verilog，VHDL, SystemVerilog的IEEE标准文档，为英文版。其中Verilog标准包括1995,2001和2005三个版本，VHDL包括2002版本，SystemVerilog包括2012版本，是各位学习硬件开发语言必不可少的参考文件。
vscode-systemverilog-support:[不建议使用]使用mshr-hvscode-verilog-hdl-support
03-11
SystemVerilog对VSCode的支持 基于 SumblieText软件包的SystemVerilog支持。 特征 完毕 .sv .SV文件的语法突出显示 摘录： 块： always_ff ， always_comb ， module ， initial ， function 条件块： if ， while ， for 声明： parameter ， function 预构建： include ， define 特别的： 带参数的模块的paramod begin生成开始和结束对 悬停变量声明（ ） 模块实例化命令（ ） 打开命令面板Ctrl+Shift+P并键入System Verilog: Instantiate Module 选择要实例化的文件，它将在光标位置插入inst 已知错误 begin ... end不支持begin ... end括号匹配 G
IEEE标准文档Verilog/SystemVerilog/UVM1.2
05-19
标题中的“IEEE标准文档Verilog/SystemVerilog/UVM1.2”指的是由电气与电子工程师协会（IEEE）制定的一系列规范，涵盖了硬件描述语言Verilog、其升级版SystemVerilog以及用于验证的通用验证方法学（Universal ...
VSCode配置C/C++并添加非工作区头文件的方法
08-19
一、VSCode配置C/C++ VSCode配置C/C++需要安装MinGW，并配置gcc和g++环境变量。有两种配置方法： 1. GUI配置：在MinGW Installation Manager中选取对应的Package，然后Installation->Apply Changes，如果失败则多...
vscode的Verilog插件.zip
06-15
Visual Studio Code（VSCode）作为一款广受欢迎的源代码编辑器，支持多种编程语言，包括硬件描述语言（HDL）如Verilog。本篇文章将深入探讨VSCode的Verilog插件，以及如何通过这些插件提升Verilog开发体验。 首先，...
Vscode配置SystemVerilog 开发环境
weixin_40374201的博客
11-30 7821
Vscode配置SystemVerilog 开发环境 1. 插件安装及配置 安装插件 安装此插件即可。 插件配置 到对应插件的Extension Setting 界面下设置 Ctag 设置 用于关键字所引 语法检查设置 用于实时语法检查 modelsim 的零时编译目录（需要提前设置好modelsim，bin的环境变量） 语法检测测试 编辑好代码后保存代码，如果出现语法错误，在文本框中会出现红色下表，在PROBLEMS 的命令行中会出现具体的语法错误以及行数。 2. 模板生成及使用 编辑
VSCode配置Verilog/SystemVerilog开发环境（五）实战技巧
ONE_PUNCH
03-07 2135
这里写自定义目录标题VSCode配置Verilog/SystemVerilog开发环境（五）实战技巧1. 双向端口，快速插入字符 VSCode配置Verilog/SystemVerilog开发环境（五）实战技巧 Verilog/SystemVerilog开发，实战技巧。 （最近有点忙，有空就写一个，持续更新中。。。） 1. 双向端口，快速插入字符 需要快速地在双向端口中插入字符。如：AXI-4接口，共34个端口一次性插入完成。 先看效果 按键： 34gb A [i 说明： 将光标处理第一行，通过VSCO
VSCode配置verilog环境(代码提示+自动例化+格式化)
热门推荐
SEU_wzx的博客
09-11 2万+
VSCode流畅编写verilog，三个插件实现代码提示+自动例化+格式化。Verilog-HDL/SystemVerilog，Verilog_Testbench，SystemVerilog and Verilog Formatter。
vscode搭建Verilog环境
weixin_43914896的博客
06-13 4882
………整理了各种资料，记录了本人使用vscode搭建轻量级Verilog开发环境的全过程，以供他人和自己将来参考………
VSCode配置Verilog/SystemVerilog
10-18
VSCode是一款非常流行的代码编辑器，它支持多种编程语言，包括Verilog和SystemVerilog。为了在VSCode中进行Verilog/SystemVerilog开发，你需要安装一些插件和进行一些配置。 以下是一些常用的插件： 1. Verilog HDL/SystemVerilog - 语法高亮和代码片段 2. Code alignment - 代码对齐 3. Bracket Pair Colorizer - 括号配色 4. GBKtoUTF8 - 编码转换 5. GitLens - Git集成 6. hexdump for VSCode - 十六进制查看器 7. Material Icon Theme - 图标主题 8. Notepad++ keymap - 快捷键映射 9. TabOut - 缩进自动补全 10. TCL Language

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值