12进制和20进制计数器用verilog语言实现

最新推荐文章于 2023-11-27 21:48:43 发布
最新推荐文章于 2023-11-27 21:48:43 发布
阅读量8.1k 收藏 33
点赞数 6
分类专栏： fpga例程
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Owen_Plus/article/details/78386806
版权

对quartus算是头一次具体接触吧，才发现功能很强大，能画电路图竟然
还能写代码，确实很厉害。这个十二进制的计数器咨询了师兄，不然自己真的很难写出来，这么多编程语言每一种用法都不一样，也是醉了，不扯了，上图吧
这里写图片描述
这里写图片描述

下面这个是二十进制的，这个还好把12改成20就可以了
这里写图片描述
这里写图片描述

Owen_Plus
关注
  • 6
    点赞
  • 踩
  • 33
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
【FPGA】Verilog：时序电路设计 二进制计数器 计数器 分频器 时序约束_二进制计数器电路
2401_84181885的博客
04-17 810
所以计数值（由Q1Q0组成），依次是 00，01，10，11，00，11…[ii] 如果将Q0、Q1作为单独信号线引出，由Q0、Q1得到的波形频率是时钟脉冲信号clk的1/2、1/4，亦即是将时钟脉冲信号的clk频率除2、除4。[i] 一个两bit计数器，它所能计数的范围是 0~3（即22-1）。同理，n bits的计数器所能计数的范围是0~2n-1。[iii] 由上讨论推广可知，n bits计数器可获得的信号之多是频率除2n的结果。是根据EGO1板子的频率编写的，不同的板子可用设置不同的分频。
FPGA作业2：利用veilog设计12进制计数器
weixin_40376722的博客
10-24 9252
1.点击file-new project wizard新建工程，工程名字为“12count”，然后next-next，选择cyclone旗下的EP1C2Q24C8芯片，点击next,在simulation一栏，工具名选用“ModelSim-Altera”,类型选择“Verilog-HDL”,再点击finish完成工程的创建。 2.点击file-new新建verilog HDL file，输入程序
Verilog学习日志（2021.8.16）
Fantaasky的博客
08-17 128
2021.8.16 1.HDLbits刷题。 （104）设计一个基于BCD编码器的十进制计数器。 //在设计BCD编码器的时候，要注意enable、reset、” q == 4’d9 ”的优先级，在多重if-else中有所体现。 （105）设计一个二十四小时为周期的时钟。 我的初步构想是实例化两个60进制计数器和一个12进制计数器。 由于时、分、秒的输出信号按题目要求是由两位十进制所转化而成的两个四位二进制信号组成，所以我构思的电路如下： 60进制计数器的设计思路是先设计一个10进制计数器：
verilog十二进制计数器
m0_53024476的博客
11-28 6999
设计一个具有异步复位（ rst），同步使能（en）功能的十二进制计数器，计数结果显示 在 DP8 数码管上，进位标志在 led8 灯显示。 具体设计要求： 1）以 1HZ 为计数脉冲，计数值显示在数码管 DP8 上，进位标志位 led8。 2）rst：0 有效，使用开关 sw1。复位时（ 0），计数器值、进位标志清零。 en：1 有效，使用开关 sw2。有效时，计数器工作； ...
12小时制时钟Verilog实现
ZeldaL的博客
03-23 1444
题来自网站HDLBits：“Count clock”（网址：https://hdlbits.01xz.net/wiki/Count_clock） 功能分析： 12进制，有“上午/下午”表示位pm（高电平1表示下午，0表示上午） 使能信号ena有效时钟才运行，反之暂停 复位信号reset有效则重置时间为12：00:00 am 思路：6个计数器级联（同步clk） 设计一个子模块用于分、秒4个数字的显示（小时的2个数字比较特殊，不在该子模块）：分、秒均为两个数字的计数器（高位显示0-5，低位显示0-9，r
FPGA学习笔记三：基于Verilog描述语言的12H时钟 [代码开源]
m0_51272018的博客
02-10 853
文章目录（一）前言（二）电路结构一、适用于本题的BCD码计数器二、基于BCD计数器的60进制与12进制加法器1.60进制计数器：（1）设计思路与原理（2）代码实现：2.12进制计数器（1）设计思路与原理（2）代码实现三、顶层模块（top_module）四、仿真结果1.波形仿真结果2.RTL电路图（1）top_module RTL仿真图示（2）60进制计数器counter_60（12进制与之基本相同）（三）总结1.设计总结2.其它设计方法与代码 （一）前言 本次博客基于HDLBits（题目传送门☞HDLBi
Verilog 学习笔记（1）12小时计时器
m0_71602948的博客
12-05 1945
HDLBits中时序逻辑比较难的一道题，涉及层次化的设计方法、串联进位计数器和BCD计数。
FPGA作业2：利用veilog设计12进制计数器 fpga开发.pdf
04-22
在本实践中，我们将使用Verilog-HDL设计12进制计数器。Verilog-HDL是一种硬件描述语言，用于描述数字电路的行为和结构。Verilog-HDL语言可以用于描述数字电路的结构、行为和 timing特性。 在设计12进制计数器时，...
二进制计数器_verilog_
10-03
本项目聚焦于使用Verilog HDL（硬件描述语言）实现一个简单的二进制计数器，并将设计分为数据通路和状态机两部分，以增进理解和学习。 Verilog HDL是集成电路设计中广泛使用的语言，它允许设计师以一种结构化的方式...
异步四位二进制计数器FPGA设计verilog源码quartus工程文件.zip
05-10
异步四位二进制计数器FPGA设计verilog源码quartus工程文件 module cnt_yb(clk,rst,q); input clk; //时钟信号 input rst; //复位端，低电平有效 output[3:0] q; //计数输出端 reg[3:0] q; //技术...
519进制计数器-verilog
08-12
verilog计数器 519进制计数器_verilog519进制计数器_verilog519进制计数器_verilog519进制计数器_verilog519进制计数器_verilog519进制计数器_verilog519进制计数器_verilog519进制计数器_verilog519进制计数器_...
可以控制加减的十二进制计数器
06-19
用于数电实验作业，可以通过控制开关，使进行十二进制的加减法，并且在七段数码管上显示。主要用于SYSU的数电作业。
VHDL12进制计数器及仿真代码
06-23
VHDL语言12进制计数器代码及仿真文件
verilog编写的0-15计数器
03-05
verilog编写的0-15计数器
十二进制计数器
06-23
十二进制计数器，利用数字逻辑完成。使用240C608芯片。
Verilog自顶向下设计24进制计数器（FPGA)
04-25
使用Verilog自顶向下设计24进制计数器（例子为1Hz，可修改频率），并用数码管动态显示，已在Basys2开发板验证通过。
verilog实现60进制计数器
06-03
实现60进制计数器的关键在于理解和利用Verilog中的模运算符（%）以及寄存器的复位、时钟边沿检测和状态转移逻辑。 计数器的基本结构通常包含以下几个部分： 1. **时钟输入**：这是驱动计数器变化的信号，通常是一个...
设计12进制计数器
热门推荐
一条咸鱼的博客
04-03 2万+
1
任意进制计数器12进制计数数码管显示verilog代码
最新发布
diaojiangxue的博客
11-27 1303
名称：任意进制计数器12进制计数数码管显示verilog代码（代码在文末下载）软件：VIVADO语言：Verilog代码功能：设计一个12进制计数器，计数值00-11需要在数码管上显示，时钟脉冲通过按键开关设计。本代码可以修改为任意进制计数器，即修改计数控制模块的红框内代码，如下所示：FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com本代码。. key_posedge(shift_key_en)//消抖后按键上升沿。. en_key(en_key),//清零。
verilog实现 10进制计数器与60进制计数器级联
05-25
下面是一个简单的Verilog代码，实现了10进制计数器与60进制计数器的级联。 ```verilog module counter_10( input clk, // 时钟信号 input rst, // 复位信号 output reg [3:0] count // 4位10进制计数器的输出 ); always @(posedge clk or negedge rst) begin if (rst == 0) begin count <= 0; end else begin count <= count + 1; end end endmodule module counter_60( input clk, // 时钟信号 input rst, // 复位信号 input [3:0] in_count, // 上一级计数器的输出 output reg [5:0] count // 6位60进制计数器的输出 ); reg [3:0] sec_count; // 秒计数器 reg [5:0] min_count; // 分钟计数器 counter_10 sec_counter(.clk(clk), .rst(rst), .count(sec_count)); always @(posedge clk or negedge rst) begin if (rst == 0) begin min_count <= 0; sec_count <= 0; count <= 0; end else begin sec_count <= sec_count + 1; if (sec_count == 10) begin sec_count <= 0; min_count <= min_count + 1; if (min_count == 60) begin min_count <= 0; end end count <= {min_count, sec_count}; end end endmodule ``` 这个代码定义了一个4位10进制计数器和一个6位60进制计数器，并将它们级联在一起。其中，10进制计数器使用一个always块来实现简单的加一逻辑，而60进制计数器使用了两个计数器，一个用于计算秒数，另一个用于计算分钟数，在秒数计数器达到10时，分钟数计数器加1，并且在分钟数计数器达到60时，它将被重置为0。 在60进制计数器的模块中，我们使用了counter_10模块来实现秒数计数器。这个模块也是一个简单的计数器，只是它只有4位输出。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值