存内计算路线再获加持，清华存内芯片登Science

2023年9月14日，清华大学吴华强及高滨共同通讯在Science在线发表题为“Edge learning using a fully integrated neuro-inspired memristor chip”的研究论文，论文显示，团队基于存内计算范式，研制出全系统集成、支持高效片上学习(机器学习能在硬件端直接完成)的存内计算芯片。

针对AI时代的新技术的方向，基于存储器运行计算的新型架构模式，进一步被验证。

• 存算一体：继CPU、GPU架构之后的算力架构“第三极”

清华最新芯片成果，登上Science！它集合了记忆、计算和学习能力，能在片上快速完成不同任务的模型训练。而能耗仅为先进工艺下ASIC的1/35，能效有望提升75倍，同时兼顾保护隐私。

存内计算(CIM)技术, 是存算一体技术的一个分支。它指的是在芯片设计过程中，不再区分存储单元和计算单元，将计算单元融合进存储单元，设计出存算一体单元，从而真正实现“存”与“算”的融合。存内计算是计算新范式的研究热点，其本质是利用不同存储介质的物理特性，对存储电路进行重新设计使其同时具备计算和存储能力，直接消除“存”与“算”的界限，使计算能效达到数量级提升的目标。存内计算最典型的场景是为 AI算法提供向量矩阵乘的算子加速，目前已在神经网络领域开展大量研究，如卷积神经网络（Convolutional  Neural  Network ,CNN）等。清华存内计算芯片主要为模拟存算，可基于物理定律（欧姆定律和基尔霍夫定律）在存算阵列上实现乘加计算。

图 1 存内计算概念图（TU DELFT-prophese）[1]

存内计算优势：

1）具有更大算力（1000TOPS 以上）；

2）更低功耗（相比传统架构降低1000倍）；

3）更高能效（超过 10-100TOPS/W）），超越传统 ASIC 算力芯片；

4）降本增效（可超过一个数量级）。

• 存内计算存储器件

论文中提到“可重构的忆阻器存算一体架构图”，我们都能明确从该文章中得知，清华大学所说的忆阻器是阻变存储器RRAM（Resistive Random Access Memory）。存算一体芯片采用的存算单元包含不同种器件，不同种器件适合的结构与实现效果有所不同，通常分为易失型存储器件（VM）与非易失型存储器件（NVM），清华大学采取的方案是NVM中的忆阻器。忆阻器是一种极具潜力的新型非易失型存储器件，其基本存储单元为金属-绝缘体-金属或者金属-绝缘体-半导体的三明治结构。如下图所示，上下为电极层，中间为绝缘的电阻转变层。通过在电极层施加电压/电流，电阻转变层的电阻值可以实现高阻态和低阻态的切换，每种组态对应1或者0，这样就可以存储器信息。且电阻转变层可以实现多级电阻状态，使其可存储多比特信息，这种电阻状态改变是非破坏性的的，即断电后也不会改变，这也是RRAM具有非易失性的原因。

图 2 忆阻器结构示意图[2]

基于忆阻器的