数字IC设计入门(1)

EDA公司:Cadence,Synopsys,Mentor

数字IC编译器：Vim,GVim (FPGA:VSCode)

仿真：Synopsys的VCS (FPGA:Vivado/Modelsim)

看波形：VCS的波形软件DVE (FPGA:Vivado/Modelsim)

语法检查：Spyglass (FPGA:无)

综合工具:Design Comnpiler

版图自动布局布线：ICC2/Innovus

时序和功耗检查（SignoOff):Prime Time(PT)

逻辑等效性检查（Logic Equivalence Check,LEC）从RTL到综合网表，以及从综合网表到后端网表的过程，可能意外改变原有功能和设计意图。Formality/Conformal