绝对零基础开始┭┮﹏┭┮
1、数字电子技术基础
学习视频：
中国大学mooc 数字电子技术 北京科技大学
中国大学moocVLSI设计基础（数字集成电路设计基础）东南大学
2、学习芯片开发所需要的环境
Linux环境
- 编译器：Vim
- 脚本语言：tcl/python/perl
- makefile
Vim学习：
个人笔记：
IC日记 -------vim 配置文件.vimrc的修改 (qq.com)
可以 参考学习的视频：
makefile学习：
参考博客：
如何编写一个Makefile文件（手把手的教你）_Wyatt_zhai的博客-CSDN博客_makefile文件编写
如何编写一个Makefile_水墨长天的博客-CSDN博客_makefile如何写
参考视频：
EDA工具：
- VSC/Questasim 编译仿真
- Verdi 可视化工具
vcs分步编译仿真_hh199203的博客-CSDN博客_vcs 编译
Verdi 基础教程_沧海一升的博客-CSDN博客_verdi
3、Verilog
以下划分，根据自己目前学习的感觉划分的， 仅作参考
Verilog刷题网站：
知识点编排详细，题目安排合理，题目表述以指导的形式进行。整个题单覆盖了Verilog入门的全部知识点以及全部语法，通过知识点分类逐层递进。快速入门Verilog，并且后面还有进阶挑战。
从非常简单的语法开始学习。缺点是这网站都是英文描述的题目。（英文不好的同学可以使用牛客网，对于找工作笔试面试，牛客网的题目已经很全了）
初级——了解Verilog 语法
学习参考视频：
B站 Verilog零基础入门、6小时掌握Verilog语法（Verilog语法入门）
学习内容整理：（自己根据学习视频记录的笔记）
中间了解Verilog代码和综合生成电路之间的关系：
中国大学MOOC 芯动力——硬件加速设计方法 （第二章）（讲解Verilog和电路设计之间的关系）
学习内容整理：（自己根据学习视频记录的笔记）
Verilog HDL可综合描述（高质量Verilog书写）
中级——小模块学习
学习参考视频：
中国大学MOOC计算机组成与CPU设计实验 （使用Verilog设计的例子）
芯动力——硬件加速设计方法_西南交通大学_中国大学MOOC(慕课) (icourse163.org)
学习内容整理：（自己根据学习视频记录的笔记）
初级小模块
三态门和多路器
《计算机组成与CPU设计实验》实验1：使用三态门和多路选择器构成数据选择器
编码转换（编码器、译码器）
寄存器（锁存器、触发器）
移位寄存器
《计算机组成与CPU设计实验》实验4：流水灯与移位寄存器实验
计数器、分频器
状态机
《计算机组成与CPU设计实验》5有限状态机的Verilog HDL描述（Finite State Machine，FSM）
进阶级模块
加减运算电路
算术逻辑单元
《计算机组成与CPU设计实验》实验8 算数逻辑单元(ALU)
数据通路
存储器
硬布线控制
高级——大模块
CPU设计
。。。
FIFO
学习视频：芯动力——硬件加速设计方法（3.2、3.3、3.4）
同步电路与跨时钟域电路设计1——单bit信号的跨时钟域传输（同步器）
同步电路与跨时钟域电路设计2——多bit信号的跨时钟域传输（FIFO）
检测自己学习：
【开卷】第30期 新华三2022数字芯片（设计验证后端）_笔经面经_牛客网 (nowcoder.com)
UART
。。。。。。
4878
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
