FPGA之道（30）编写自己的vhdl库文件

前言

本文节选自《FPGA之道》来一起学习下高阶Verilog内容，编写自己的VHDL库文件。

编写自己的vhdl库文件

Work库

在VHDL基本程序框架中，我们介绍过work库，在那里，我们说“这个库一般不用显式声明，因为FPGA开发工具一般会自动帮我们完成这个工作”。这也是为什么一个FPGA工程下的一个VHDL文件中可以例化另外一个VHDL文件中描述的元件而不需要在代码的最开始加上声明：
Library work;
不过，有“一般”就会有“特殊”。我们都知道，库文件为我们的代码开发带来了非常大的便利，否则我们必须自己定义数据结构、定义相关的基本函数、过程等。如果VHDL中没有库，就好比C语言中没有int类型，没有print函数一样，会让人觉得两眼一摸黑，即使实现一个非常简单的功能也要摆出万里长征的架势还不一定能完成。那么，由于我们在编写代码时碰到的情况总是多种多样的，尤其是有一些情况并不是普遍情况，而几个标准库中定义的都是一些最通用、最基础的内容，不见得能很好的满足我们的编程需求。尤其是当我们的工程结构比较大、比较复杂、包含了成百上千个VHDL文件时，如果能够定义一些可供工程中所有文件共同调用的常数、数据类型、函数或进程的话，那该有多方便啊！要知道，一个实体中定义的常量、数据类型和子程序等对于其它实体是不可见的，于是，VHDL提供了自定义库的方法来解决我们的困扰。自定义库，其实主要指的就是自定义work库中的程序包，而要使用work库中的程序包时，就是本段开头所说的“特殊”情况。 如果哪个VHDL文件要使用自定义的程序包，一定要在代码最开始的库声明中加上：
use work.<package_name>.all;

记录数据类型

一般来说，VHDL的几个标准库中给我们提供的常用数据类型已经完全满足我们使用了，所以我们几乎不需要也没有必要定义新的基本数据类型。但是有一种情况比较特殊，那就是在我们的元件中，总是有几个数据是被同时传递的，这时候可以用记录数据类型将它们封装起来，从而简化代码并提高可读性。
例如，处理图像时，非常多的元件都需要知道图像的长、宽、颜色类型、颜色深度等等信息，按照通常的做法，我们可能需要在几十个VHDL的entity中都加上如下若干行定义:

width : in std_logic_vector(15 downto 0); 
height : in std_logic_vector(15 downto 0); 
colorMode : in std_logic; 
colorDepth : in std_logic_vector(3 downto 0);
	……

VHDL是一个比较严谨的语言，严谨到让人觉得繁琐，所以上述定义语句还需要在使用它们的父元件的architecture的声明部分声明一次，还需要在父元件的architecture的语句部分实例化一次！怎么样，是不是有点崩溃？这个时候记录类型就体现出它的优势，我们只需要定义一个类似名为pictureParaType的记录类型，然后在entity的定义中仅添加一行定义：

pictureParameter : in pictureParaType;

即可！注意，记录类型为VHDL语法带来了更高的抽象能力，仅适合高级用户使用，入门级用户请在高级用户的陪同下谨慎学习和使用，否则造成软、硬件编程思路混淆导致精神崩溃本书概不负责！

子程序介绍

VHDL语言中也可以定义子程序，它们是过程（Procedure）和函数（Function）。分别介绍如下。

函数

函数即function，只能用来计算数值，而不能改变与函数形参相关的对象的值。所以，函数的参数类型只能是方向为in的信号或者常量。而函数的计算结果通过return语句返回，这点与C语言非常类似。Function的一般语法如下：

Function <function_name> (signal <parameter> : in <paramter_type>; <other parameters>) Return <result_type> IS
  		variable result : <data_type>; 
  		<other variable declare>
Begin
 		<statements>