XIlinx FPGA开发基本流程(一)(总介绍)

目录

前言

介绍

设计输入

综合(SYnthesize)

综合流程

综合要点:

设计实现

翻译

映射

布局布线

生成配置文件

验证

器件配置


前言

这篇博文先总的说一下 Xilinx FPGA开发的基本流程(不包括实例介绍),实例介绍在另有博文介绍。

Xilinx FPGA的开发在ISE(Integrated Software Environment)(集成软件环境)平台上完成,FPGA的设计流程主要分为以下几个部分:

  1. 设计输入
  2. 综合
  3. 设计实现
  4. 验证
  5. 器件配置

先给出流程图

介绍

下面分别进行简单介绍:

设计输入

设计输入是将概念设计转化为硬件描述的过程,ISE支持多种描述方式,分别为CORE Generator,第三方网表,原理图设计,HDL描述(Verilog HDL或VHDL),设计约束。

(设计输入阶段,主要是使用硬件描述语言(HDL)对要设计的电路进行描述,可以使用的硬件描述语言分别为Verilog HDL和VHDL(Very High Speed Integrated Circuit Hardware Description Language),这个时候可能要配合IP CORE Generator 生成IP核来辅助设计,当然电路的设计还可以使用原理图设计方式,但这并不主流,且几乎不能用来设计大规模电路。)

综合(SYnthesize)

综合就是将HDL(硬件描述语言)描述转化为针对特定架构的网表描述(门级电路)的过程。

此时,XST(XIlinx Synthesis Tool)的输入为:HDL(例如:Verilog HDL)的源文件和综合库;

XST的输出:NGR和NGC网表文件,分别对应RTL Viewer 和 Technology Viewer;

如下图,ISE中的RTL Schematic和Technology Schematic就分别对应NGR和NGC网表文件。<

  • 9
    点赞
  • 138
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

李锐博恩

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值