基于FPGA的信道编/信道译码IP core

1.卷积编码、Viterbi译码

        支持常见系统码及部分非系统码

2.LDPC码编码、LDPC译码器

        支持常见LDPC编译码

        支持DVB-S2、DVB-S2X全部码型

        支持ACM模式

3.RS码编码、RS码译码器

        支持常见RS码编译码

4.BCH编码、BCH码译码器

        支持常见BCH码编译码

        支持DVB-S2\S2X标准BCH码编译码

5.TPC码编码、TPC码译码器

        支持多种二维、三维TPC码型、码率

        支持ACM模式

6. TCC码编码、TCC码译码器

        支持多种TCC码型

7.其它信道编译码

各种常见信道编码、译码方法实现，支持高吞吐量、大带宽、实时流水实现。

另外，支持 IP core定制，提供全套代码及算法说明文档。

完全自主知识产权，全部代码自研。可多种形式授权。

 所谓信道编码，也叫差错控制编码，就是在发送端对原数据添加冗余信息，这些冗余信息是和原数据相关的，再在接收端根据这种相关性来检测和纠正传输过程产生的差错，从而对抗传输过程的干扰。

        但是，香农前辈虽然指出了可以通过差错控制码实现可靠通信的理论参考，但却没有给出具体实现的方法。于是，人们开始研究编码方案，不断逼近香农极限。