HDL class 2(利用case语句，并调用子模块）

最新推荐文章于 2023-02-22 23:50:22 发布
最新推荐文章于 2023-02-22 23:50:22 发布
阅读量568 收藏 1
点赞数
文章标签： vhdl
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Somnus_z/article/details/104386419
版权
本文介绍如何利用VHDL设计一个控制模块，该模块在接收到tx_done信号后向send模块发送8位data的en使能信号。send模块在en使能高时逐位传输数据至tx，完成后设置tx_done。控制模块内包含一个状态机，确保在初始时发送en信号以启动send模块。仿真文件和完整代码可供下载。
摘要由CSDN通过智能技术生成

完成下图所示图形：

在这里插入图片描述

逻辑功能描述

control 模块接收到tx_done信号之后给send模块发出en使能信号和8位data。

send 模块当en使能为高的时候，开始将输入的数据一位一位的传输给tx(output), 当八位数据输出完成之后tx_done=1;

tx_done之后延时5 us

写一个top level来调用control 和send 模块

注意

如果control不发en信号，那么send 模块就不会工作，
如果send 模块不工作，那么tx_done一直为0，
如果tx_done 一直为0， 那么control 模块也不会工作

==> 所以在初始的时候，control模块要先发出en使能信号给send 模块，使send 模块先工作。

在control 模块里面写一个状态机

在这里插入图片描述

  1. S0 为初始状态，这个时候给send 模块发送使能信号en, 进入S1 wait 状态,
  2. 然后等send模块的tx_done之后，进入延时模块S2，同时将延时模块的cnt_en使能置为1，延时模块开始计数，将
最低0.47元/天 解锁文章
Somnus_z
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
c语言case1 case2举例子,用switch的case1调用一个子函数之后再用case2调用第二个子函数答案就出错了，第一个没错，怎么解决？...
weixin_35286137的博客
05-22 1466
大数的四则运算老师出题。自己的想法就是用一个主函数调用多个子函数分别运算结果，子函数没问题，应该是调用问题。相关代码// #includeincludeincludeinclude includeusing namespace std;int main(){char o;int jia();int jian();int cheng();int chu();while(cin>>o){s...
【 Verilog HDL 】case, casez, casex 之干货总结
Reborn Lee
09-04 2万+
这几天在做一个无人机定位的项目，时间比较紧，自己也不太懂，所以就边忙别愁就没有了精力写博客了。可是想想这样也不好，还是抽出点时间写博客，即使写的比较简单也行，至少能解答自己的疑惑就够了。 Verilog HDL中的case语句有两种变种，casex和casez，既然存在这两种形式，肯定是合理的，为了应对特殊的情况。我们只需要掌握其具体用法，需用用到的地方就用上，倒也不必考虑太多。（我见有些人还分...
Verilog子模块调用教程
11-23
文档中利用图解给出了在ise环境下，子模块的建立和调用方法。
Verilog | 参数化模块调用
qq_45776815的博客
11-14 4067
在进行模块调用时，有时需要修改模块中的参数，这个时候就需要进行参数化模块调用。当一个模块被另一个模块引用例化时，高层模块可以对低层模块的参数值进行改写。这样就允许在编译时将不同的参数传递给多个相同名字的模块，而不用单独为只有参数不同的多个模块再新建文件。
Verilog创建子模块并调用
onesway2018的博客
04-20 5263
创建子模块并调用 module top_module( input x, input y, output z); wire o1, o2, o3, o4; A ia1 (x, y, o1); B ib1 (x, y, o2); A ia2 (x, y, o3); B ib2 (x, y, o4); assign z = (o1 | o2) ^ (o3 & o4); // Or you could simplify the circuit including the s
Verilog HDL行为建模--- 顺序语句块
12-09
这里主要讲Verilog HDL 的顺序语句块(begin . . . end) ：语句块中的语句按给定次序顺序执行。顺序语句块中的语句按顺序方式执行。每条语句中的时延值与其前面的语句执行的模拟时间相关。一旦顺序语句块执行结束，...
EDA/PLD中的Verilog HDL 结构建模实例化语句
12-09
在Verilog HDL中，模块实例化允许一个模块在另一个模块中被调用，形成设计的层次结构。基本的实例化语句格式如下： ```verilog module_name instance_name(port_associations); ``` 其中，`module_name` 是...
verilog hdl语句间时延与语句内时延的区别
01-26
2. **语句内时延（intra-statement delay）** 语句内时延则是在同一个语句内部的延迟。在第二个`always`块中，延迟语句`#13`位于逻辑操作符`&`之前。这意味着一旦`a`或`b`变化，Verilog会立即计算新的`sum`值，然后...
EDA/PLD中的Verilog HDL条件语句
12-09
总结来说，Verilog HDL的条件语句（if和case）是构建逻辑设计的关键工具，它们允许基于不同条件执行不同的操作，从而实现复杂的逻辑功能。理解并熟练运用这些语句对于设计和验证数字系统至关重要。
Verilog 三种调用模块方式
山南水北有一方的博客
11-14 4万+
Verilog 三种调用模块方式 1.把参数设置为一个端口 子模块： module led2( input Clk, input Rst_n, input [15:0] Cnt_max, output reg led ); top模块例化： led2 u0( .Clk(Clk), .Rst_n(Rst_n), .Cnt_max(24999), .led(led1) ); 2.参数传递： 子...
verilog的PCI源代码，非常详细，顶层模块到各个子模块都有
01-26
verilog的PCI源代码，非常详细，顶层模块到各个子模块都有,很适合学习
day10-verilog---模块的调用,任务和函数
ROWANSHAO的博客
02-22 9079
在做模块划分时，通常会出现这种情形，某个大的模块中包含了一个或多个功能子模块，verilog是通过。#（4，0），实例D1实际引用的是参数width和polarity分别为4与0时的Decode模块。ps:在top模块中引用Decode实例时，可通过参数的传递来改变定义时已规定的参数值，即通过。引用时，严格按照模块定义的端口顺序来连接，不用标明元模型定义时规定的端口名。定义模块：module Design（端口1，端口2，端口3...）PS:输入管脚悬空，该管脚输入为高阻Z，输出管脚悬空，该管脚废弃不用。
FPGA记录系列（二）：Verilog中的参数传递和不同的调用子模块写法
weixin_45813401的博客
01-19 5609
对Verilog调用子模块和参数传递的总结，防止自己以后遗忘
hdl设计笔记：case 、if 语句加上default的必要性
jim7424994的专栏
04-11 2418
假设现在有二元组{a,b}，我们通常认为它们可能的情形是4种，于是
2.5 TensorFlow 获取图中所有operation对象 tf.get_operatios_by_name()
weixin_37804469的博客
12-28 762
《TensorFlow 与卷积神经网络 （从算法到入门）》学习笔记 通过函数 tf.get_operatios_by_name() 获取图中所有operation对象 import tensorflow as tf A_tf = tf.Variable([[1, 2, 3], [1, 2, 3]], dtype=tf.float32) A_tf.assign(A_tf+1) graph = tf.get_default_graph() ops = graph.get_operations() prin
库卡的功能函数和子程序（可能是完整的吧）完整列表
猫山王的专栏
05-29 1万+
Hi everybody, Here is what I *think* is a complete list of all functions and subprograms defined by Kuka, even the hidden ones. As you  will see, some have a German comment attached to it. A
Verilog之case语句
热门推荐
u012373020的专栏
05-06 8万+
verilog设计进阶 时间：2014年5月6日星期二   主要收获： 1.学会使用case语句； 2.学会使用随机函数$random。   $random： 1.函数说明：$random函数调用时返回一个32位的随机数，它是一个带符号的整形数。 2.产生0~59之间的随机数的例子： reg[23:0]rand; rand={$random}% 60; 3.产生一个在min
关于VerilogHDL中case语句的功能仿真与时序仿真不一致的疑问
L18092482025的博客
04-07 3537
关于VerilogHDL中case语句的功能仿真与时序仿真不一致的疑问博主近来刚学习VerilogHDL，想要做个小东西玩。在使用case语句时，发现功能仿真与时序仿真的结果是不一致的。现在把这个问题贴出来，希望有万能的博友指点一下，不胜感激！ 这一段是用来产生控制用的两个信号RoS_encode_out和RoS_lead_out module control( clk20_031KHz_in,rs
大学生创业计划书(30)-两份资料.doc
最新发布
08-20
大学生创业计划书(30)-两份资料.doc
Verilog HDL教程：用case语句描述编码器
"这篇教程介绍了如何使用Verilog HDL中的case语句来描述编码器的逻辑功能。编码器是数字逻辑电路中的一种组件，它将多个输入信号转换为较少的输出信号，通常用于选择或编码特定的输入状态。在这个例子中，是一个8选3...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值