AHB到标准握手时序桥 - 逻辑设计部分

已于 2022-06-05 16:12:33 修改
阅读量1.5k 收藏 20
点赞数 1
分类专栏： 标准总线接口协议 文章标签： 数字IC IC验证
于 2022-06-04 15:28:11 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Starry__/article/details/125122080
版权

目录

AHB协议毕竟与FIFO、RAM等读写协议不一样，而AHB是SoC系统片内常用的高速接口，所以就需要将AHB的时序转化为标准的握手时序，例如下图

在这里插入图片描述

本文介绍整个设计的逻辑

从上图可以看出，AHB2HANDSHAKE模块是作为AHB slave出现的，所以要从AHB Slave角度进行设计。

依然是按照状态机的思路。如果是状态机的思路，AHB协议中HTRANS有四种状态、HBURST有八种状态，我们使用哪一个呢？还是自己写状态机？

可选择思路是基于HTRANS的IDLE、BUSY、NONSEQ和SEQ四种状态进行设计，毕竟burst传输属于NONSEQ或SEQ状态。

1. HTRANS没法用

哈哈哈我根据HTRANS的四种状态设计了半天发现作为AHB slave压根就没法用状态机。

先看看下面这几张波形图，从AHB Slave的角度思考一下

在这里插入图片描述

在这里插入图片描述

上图中揭示了AHB比较膈应的地方，就是一次访问地址和数据是分两拍进行的ÿ

了解本专栏 订阅专栏 解锁全文 超级会员免费看
Starry丶
关注
  • 1
    点赞
  • 踩
  • 20
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 2
    评论
专栏目录
订阅专栏
基于AHB总线的master读写设计（Verilog）
HuaZi_Myth的博客
10-21 6347
一、AHB总线学习 1. AHB总线结构 如图所示，AHB总线系统利用中央多路选择机制实现主机与从机的互联问题。从图中可以看出，AHB总线结构主要可分为三部分：主机、从机、控制部分。控制部分由仲裁器、数据多路选择、地址和数据多路选择及地址译码器组成。主机首先需要向仲裁器提出使用总线的请求hbusreq信号，仲裁器通过仲裁（多主机使用总线的优先级）授权（hgrant）给某一主机...
AHB-SRAMC项目资料及代码
08-13
AHB-SRAMC项目资料及代码，资料全，可以写入简历
AMBA总线协议（5）——AHB（三）：猝发传输
apple_53311083的博客
08-22 1719
在本文中我们展现了AHB猝发传输的具体细节，学习了猝发的类型和具体传输方式，着重讲解了四拍回卷猝发，猝发是AHB传输中非常重要的一部分。
AHB总线设计
02-28
AHB总线通讯的设计，包括：AHB总线协议，程序代码，具有参考价值！
AHB-读写传输
最新发布
意大利炮修理师的博客
04-28 852
最简单的传输是没有等待状态的传输，传输由一个地址周期和一个数据周期组成。图3-1显示了一个简单的读传输，图3-2显示了一个简单的写传输。这个简单示例演示了传输的地址阶段和数据阶段是如何在不同的时钟周期中发生的。任何传输的地址阶段发生在前一个传输的数据阶段期间，地址和数据的这种重叠是总线流水线特性的基础，并且能够在仍然为slave提供足够的时间来响应传输的同时，实现高性能操作。slave可以在任何传输中插入等待状态以允许额外的完成时间。
AHB总线仲裁器的设计
03-06
讲解了ARM的AHB总线使用的裁断设计，可以很好的帮助你了解总线运行原理
ahb_sram简单设计源码
12-18
ahb_sram简单设计源码；
AHB接口总线仲裁1主多从细节。关于hready in和hready out信号的理解
学而不思则罔，思而不学则殆
01-28 2291
所有slaver，只要有1个hready_out等于0，表示slaver没有准备好执行此拍操作；这时，所有slaver都不能执行此拍操作。以防止1主多从的AHB接口协议问题。 所有slaver的hreadyout，需要与之后，提供给所有slaver。 作为总线，会负责AHB的hready_out仲裁。 这应该是ahb总线的一个bug。后续解决方案，就这么流传下来了。但是arm自己不承认是bug，所以协议文档里介绍的不清不楚。记得是知乎里看到的说法。 参考： https://blog.csdn.net..
AHB_LITE.rar_AHB fpga_AHB-LITE Verilog_ahb_ahb协议_verilog设计ahb
07-15
AHB_Lite 通信协议的FPGA Verilog 设计
IP项目实践：AHB-SRAM设计与验证 （AMBA 2.0 AHB 可以写入简历）
03-07
启星·IP项目实践：AHB-SRAM设计与验证 （AMBA 2.0 AHB 可以写入简历）
00000116AHB7016T-LM_Ahb7016t_
09-30
Ahb7016 dumb file for digital video recorder
ahb_task.zip_AHB读写_ahb_task_ahb接口_ahb读写task_读ahb总线task
07-15
ahb接口的sram做读写测试的读写时序
ahb_master-master_verilog_
09-30
This is a ahb module file for example
AHB、APB总线
03-28
AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接，作为SoC的片上系统总线，它包括以下一些特性：单个时钟边沿操作；非三态的实现方式；支持突发传输；支持分段传输；支持多个主控制器；可配置32位~128位总线宽度；支持字节、半字节和字的传输。AHB 系统由主模块、从模块和基础结构(Infrastructure)3部分组成，整个AHB总线上的传输都由主模块发出，由从模块负责回应。基础结构则由仲裁器(arbiter)、主模块到从模块的多路器、从模块到主模块的多路器、译码器(decoder)、虚拟从模块(dummy Slave)、虚拟主模块(dummy Master)所组成。
AMBA_AHB.rar_AHB VERILOG_ahb_ahb-to-ahb_amba ahb_amba ahb veri
09-24
amba AHB coding in verilog HDL and integrating with AHB to AXI Brigde
AHBlite时序-打一拍（待更新）
weixin_51944426的博客
06-13 263
这是cortex-m0内核移植的总结接口代码
xdma AHB总线读写testbench
qq_34692891的博客
09-27 545
xdma的AHB总线读写
verilog ahb single读写task
weixin_45799954的博客
01-27 1093
verilog ahb single读写taskahb_writeahb_readverilog握手 只支持简单词读写，方便测试 ahb_write ahb_read verilog握手 SV:简单的握手，需要用<=，不然无法同时拉低 verilog握手，需要使用2个同步打拍器
ahb-sram设计验证
07-24
ahb-sram指的是高级外围总线（AHB）和静态随机存储器（SRAM）之间的接口设计和验证。 AHB-SRAM设计验证主要关注于确保AHB总线和SRAM之间的通信正常和可靠。设计验证的过程包括以下几个关键步骤： 1. 规划设计验证...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Starry丶

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值