verilog ahb single读写task

已于 2022-01-27 11:37:17 修改
阅读量1k 收藏 12
点赞数 2
分类专栏： IC 文章标签： verilog
于 2022-01-27 11:34:45 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45799954/article/details/122714700
版权

verilog ahb single读写task


只支持简单词读写，方便测试

ahb_write

在这里插入图片描述

ahb_read

在这里插入图片描述

verilog握手

SV:简单的握手，需要用<=，不然无法同时拉低
在这里插入图片描述
在这里插入图片描述
verilog握手，需要使用2个同步打拍器
在这里插入图片描述

千万小心
关注
  • 2
    点赞
  • 踩
  • 12
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
AHB总线信号的产生
loading_up的博客
03-25 377
`timescale 1ns/1ns module bus_wr_tb; reg clk; reg cs;// reg wr;//写入地址 reg [31:0] addr;//32bit地址总线 reg [31:0] data;//32bit数据总线 initial begin cs=1'b1; wr=1'b1;//初始化 #30; bus_wr(32'h1100008a, 3...
基于AHB总线的master读写设计（Verilog）
HuaZi_Myth的博客
10-21 6341
一、AHB总线学习 1. AHB总线结构 如图所示，AHB总线系统利用中央多路选择机制实现主机与从机的互联问题。从图中可以看出，AHB总线结构主要可分为三部分：主机、从机、控制部分。控制部分由仲裁器、数据多路选择、地址和数据多路选择及地址译码器组成。主机首先需要向仲裁器提出使用总线的请求hbusreq信号，仲裁器通过仲裁（多主机使用总线的优先级）授权（hgrant）给某一主机...
AHB-读写传输
最新发布
意大利炮修理师的博客
04-28 847
最简单的传输是没有等待状态的传输，传输由一个地址周期和一个数据周期组成。图3-1显示了一个简单的读传输，图3-2显示了一个简单的写传输。这个简单示例演示了传输的地址阶段和数据阶段是如何在不同的时钟周期中发生的。任何传输的地址阶段发生在前一个传输的数据阶段期间，地址和数据的这种重叠是总线流水线特性的基础，并且能够在仍然为slave提供足够的时间来响应传输的同时，实现高性能操作。slave可以在任何传输中插入等待状态以允许额外的完成时间。
ahb_task.zip_AHB读写_ahb_task_ahb接口_ahb读写task_读ahb总线task
07-15
ahb接口的sram做读写测试的读写时序
xdma AHB总线读写testbench
qq_34692891的博客
09-27 543
xdma的AHB总线读写
AHB SRAM控制器设计
AD7533的博客
11-03 2161
代码构成 ahb_slave_if_tb.v //仿真文件 ahb_slave_if.v //控制器文件 sram_core.v //sram 文件 ahb_slave_if_tb.v 用于模拟生成AHB的读写信号 1、时钟的生成 hclk为AHB总线时钟 sram_clk为hclk的反相，为了保证但周期读写 2、读写任务ahb_write_32()和ahb_read_32()，模拟AHB总线行为 写task 输入参数为haddr与wdata...
AHB-Lite简介
ahr7882的博客
08-18 4324
AHB总线实现了简单的基于burst的传输，数据总线带宽可配置32-1024bit。可以实现简单的fixed pipeline在address/control phase和 data phase之间。 典型的AHB的slave包括：internal memory device，external memory interfaces，high bandwidth...
DMA_AHB的verilog硬件实现_ahb dma verilog,ahb dma
08-25
DMA的verilog硬件实现，此版本为东南大学2005年版本。目测可用。 网上有很多该版本，但是不全，此次为收集齐全的版本方便大家学习研究。（没有找到文档说明，代码注释较详细）
sdram.rar_VERILOG SDRAM_读写 verilog
09-24
verilog sdram读写控制，实现数据存储于发送
AHB_LITE.rar_AHB fpga_AHB-LITE Verilog_ahb_ahb协议_verilog设计ahb
07-15
AHB_Lite 通信协议的FPGA Verilog 设计
ahb_master-master_verilog_
09-30
This is a ahb module file for example
AHB、APB总线
03-28
AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接，作为SoC的片上系统总线，它包括以下一些特性：单个时钟边沿操作；非三态的实现方式；支持突发传输；支持分段传输；支持多个主控制器；可配置32位~128位总线宽度；支持字节、半字节和字的传输。AHB 系统由主模块、从模块和基础结构(Infrastructure)3部分组成，整个AHB总线上的传输都由主模块发出，由从模块负责回应。基础结构则由仲裁器(arbiter)、主模块到从模块的多路器、从模块到主模块的多路器、译码器(decoder)、虚拟从模块(dummy Slave)、虚拟主模块(dummy Master)所组成。
FPGA的SPI Verilog源码，读写flash芯片
10-13
通过verilog编写语言实现读写操作SPI的flash芯片，经过验证可用，能够实现读取芯片DEVICE id Cyclone IV E系列的EP4CE10F17C8 W25Q128BV
AMBA 3 AHB-Lite接口转换模块Verilog代码
12-04
AHB-Lite接口转换模块完整Verilog代码以及测试文件
verilog中task的用法
08-04
task在综合的时候不能带有时序控制，它里面的变量都是局部变量，如果想用task持续的改变一个变量，需要在他的外部定义一个全局变量。
AHB到标准握手时序桥 - 逻辑设计部分
Starry__的博客
06-04 1584
AHB协议毕竟与FIFO、RAM等读写协议不一样，而AHB是SoC系统片内常用的高速接口，所以就需要将AHB的时序转化为标准的握手时序，例如下图本文介绍整个设计的逻辑从上图可以看出，AHB2HANDSHAKE模块是作为AHB slave出现的，所以要从AHB Slave角度进行设计。依然是按照状态机的思路。如果是状态机的思路，AHB协议中HTRANS有四种状态、HBURST有八种状态，我们使用哪一个呢？还是自己写状态机？本文的实现思路是基于HTRANS的IDLE、BUSY、NONSEQ和SEQ四种状态进行设
AHB总线系列学习（三）
weixin_43070186的博客
07-18 3212
本节从以下8个方面描述AHB的传输过程： 基本传输 传输类型 锁定传输 传输大小 突发操作 Wait传输 Protecction控制 存储类型 3.1基本传输 一个传输过程包含两个阶段：地址阶段、数据阶段
AMBA总线协议之AHB学习记录(2)—ahb_bus的测试(附testbench代码)
菜小涛的博客
11-04 1704
AHB学习(2)：对ahb_bus的单数据读写的验证。
AHB总线读写计数器的verilog设计代码
07-27
以下是一个简单的基于AHB总线的读写计数器的Verilog设计代码示例： ```verilog module AHB_Counter ( input wire HCLK, // AHB总线时钟 input wire HRESETn, // AHB总线复位信号 input wire HSEL, // AHB总线片选信号 input wire HWRITE, // AHB总线写使能信号 input wire [31:0] HADDR, // AHB总线地址信号 input wire [31:0] HWDATA, // AHB总线写数据信号 output reg [31:0] HRDATA // AHB总线读数据信号 ); reg [31:0] counter; // 计数器寄存器 always @(posedge HCLK or negedge HRESETn) begin if (~HRESETn) begin // 复位时将计数器清零 counter <= 0; end else if (HSEL && HWRITE && (HADDR == 32'h00000000)) begin // 在地址0处写入数据时，将计数器加载为写入的数据 counter <= HWDATA; end else if (HSEL && ~HWRITE && (HADDR == 32'h00000000)) begin // 在地址0处读取数据时，将计数器输出为读取的数据 HRDATA <= counter; end end endmodule ``` 这个设计模块`AHB_Counter`接收AHB总线的时钟信号`HCLK`，复位信号`HRESETn`，片选信号`HSEL`，写使能信号`HWRITE`，地址信号`HADDR`和写数据信号`HWDATA`。它输出读数据信号`HRDATA`。 在时钟上升沿或复位信号下降沿时，使用`always`块来处理计数器的逻辑。在复位时，计数器将被清零。当片选使能信号`HSEL`为高时，如果写使能信号`HWRITE`也为高并且地址信号`HADDR`为0，那么将计数器加载为写入的数据。如果写使能信号`HWRITE`为低并且地址信号`HADDR`为0，那么将计数器的值输出为读取的数据。 请注意，这只是一个简单的示例代码，并未包含完整的AHB总线协议和其他必要的控制逻辑。实际上，还需要添加其他必要的逻辑来实现完整的AHB总线读写计数器。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值