Quartus计算机组成与设计实验原理图整理(一)——基本逻辑门逻辑实验

本次实验旨在掌握TTL逻辑门的输入输出关系,并熟悉74LS系列集成电路的使用。通过Quartus II环境,利用74LS86异或门、三态门TRI、74LS161计数器、74LS138译码器、74LS194移位寄存器和74LS74寄存器进行测试。实验中,将器件输入输出分别绑定到开关和指示灯,通过改变输入电平观察输出状态,验证器件功能表的正确性。
摘要由CSDN通过智能技术生成

一、 实验目的
1. 掌握TTL常用逻辑门输入与输出之间的逻辑关系。
2. 熟悉TTL中、小规模集成电路的外型、管脚和使用方法。

二、 实验所用QuartII库内器件

  1. 二输入四异或门 74LS86
  2. 三态门 TRI
  3. 四位二进制计数器 74LS161
  4. 3-8译码器 74LS138
  5. 双向移位寄存器 74LS194
  6. 8位寄存器 74LS74

三、 实验内容
测试74LS86、tri、138、161、74LS194、74LS74集成电路模块,分析其输入和输出之间的逻辑关系。

四、 实验提示
1.在quartii环境下,建立工程文件,调入被测器件,将其输入管脚绑定在相应的开关上,输出管脚绑定在相应的指示灯上,建立源文件。
2.将该文件编译下载到实验平台上的FPGA内,按照所测器件的功能表逐条验证。
3.用实验台的电平开关输出作为被测器件的输入。拨动开关,则改变器件的输入电平。
4.将被测器件的输出引脚与实验台上的电平指示灯连接。指示灯亮表示输出电平为1,指示灯灭表示输出电平为0。

五、 所测器件的功能表和管脚见附录。
例:实验接线图及实验结果(真值表及语言描述)
(1)74LS86中包含4个异或门,可测试一个异或门即可,如图1所示。
(2)可使平台工作于模式5,图中的K1、K2绑定
在FPGA的PIO0(52)、PIO1(55)两个管脚上,
LED0绑定在FPGA的PIO8(60)管脚上。
(3)测试74LS86逻辑关系接线图及测试结果

实验原理图:
74LS86:
在这里插入图片描述

74LS161:
在这里插入图片描述

74LS138:
在这里插入图片描述

74LS194:
在这里插入图片描述

74LS74:
在这里插入图片描述

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值