一、 实验目的
1. 掌握TTL常用逻辑门输入与输出之间的逻辑关系。
2. 熟悉TTL中、小规模集成电路的外型、管脚和使用方法。
二、 实验所用QuartII库内器件
- 二输入四异或门 74LS86
- 三态门 TRI
- 四位二进制计数器 74LS161
- 3-8译码器 74LS138
- 双向移位寄存器 74LS194
- 8位寄存器 74LS74
三、 实验内容
测试74LS86、tri、138、161、74LS194、74LS74集成电路模块,分析其输入和输出之间的逻辑关系。
四、 实验提示
1.在quartii环境下,建立工程文件,调入被测器件,将其输入管脚绑定在相应的开关上,输出管脚绑定在相应的指示灯上,建立源文件。
2.将该文件编译下载到实验平台上的FPGA内,按照所测器件的功能表逐条验证。
3.用实验台的电平开关输出作为被测器件的输入。拨动开关,则改变器件的输入电平。
4.将被测器件的输出引脚与实验台上的电平指示灯连接。指示灯亮表示输出电平为1,指示灯灭表示输出电平为0。
五、 所测器件的功能表和管脚见附录。
例:实验接线图及实验结果(真值表及语言描述)
(1)74LS86中包含4个异或门,可测试一个异或门即可,如图1所示。
(2)可使平台工作于模式5,图中的K1、K2绑定
在FPGA的PIO0(52)、PIO1(55)两个管脚上,
LED0绑定在FPGA的PIO8(60)管脚上。
(3)测试74LS86逻辑关系接线图及测试结果
实验原理图:
74LS86:
74LS161:
74LS138:
74LS194:
74LS74: