FPGA-Quartus II 13.1画逻辑门电路图的详细步骤

最新推荐文章于 2024-07-01 13:36:18 发布
最新推荐文章于 2024-07-01 13:36:18 发布
阅读量5.9k 收藏 32
点赞数 4
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_62773931/article/details/127170702
版权

        作为学习FPGA的小白一枚，总是在看论文的时候发现大牛们的内容中包含逻辑设计图也就是门电路的截图，而我自己在学习的时候看正点原子或者野火视频的时候没有发现这一部分（也有可能有，但我没全部看完系列视频，所以也就没发现），就上网搜索了这一部分内容，打算写篇小内容记录下来，主要是担心自己遗忘，有需要的同学也可以看看我这篇内容哦~

        首先，根据我要做的东西，在老师的论文中找到了需要设计的门电路图。

 接下来是对在Quartus II 13.1软件内的操作步骤进行记录。

1.在新建完工程之后点击File->new->Design Files->Block Diagram/Schematic File

 2.进入以下界面。

3.点击左上角Symbol Tool，点击primitives->logic->and2,这里我是以与门进行举例，需要什么器件就选择什么，选定之后点击OK，然后点击鼠标放置到界面内就可以了。

         友情提示：Orthogonal Node Tool导线，引脚名称可通过双击进行修改。

        最终我的逻辑设计图就搭建完成了~

 

 

一只可爱鹿
关注
  • 4
    点赞
  • 踩
  • 32
    收藏
    觉得还不错? 一键收藏
  • 4
    评论
【数字系统】简单逻辑电路设计：与非门/逻辑门 Quartus II 环境/Verilog 语言/编程+仿真+开发板/FPGA/CPLD/EDA
StormBorn0301的博客
07-07 1万+
一、 实验要求 1. 实现二输入与非门电路以及其他简单门电路； 2. 在Quartus II 环境下，运用Verilog HDL 语言进行编程开发，并完成对电路工作情况的仿真模拟； 3. 完成配置程序的下载，并在开发板上对程序进行功能验证。 二、 实验过程步骤 1、设计模块1：二输入与非门nand_gate a.模块功能要求 输入信号a，b，实现与非门功能，输出y=~(a&b)。 b.实验步骤 （1）利用wizard新...
Quartus计算机组成与设计实验原理图整理（一）——基本逻辑门逻辑实验
SunnySantino的博客
01-16 6238
一、 实验目的 1． 掌握TTL常用逻辑门输入与输出之间的逻辑关系。 2． 熟悉TTL中、小规模集成电路的外型、管脚和使用方法。 二、 实验所用QuartII库内器件 二输入四异或门 74LS86 三态门 TRI 四位二进制计数器 74LS161 3-8译码器 74LS138 双向移位寄存器 74LS194 8位寄存器 74LS74 三、 实验内容 测试74LS86、tri、138、161、74LS194、74LS
FPGA:三种基本门电路设计（与门、或门、非门）
OMGMac的博客
05-21 1万+
FPGA的设计跟数电是紧密相连的，而我们学习数电时候，学习的第一个内容就是数字逻辑基础，这里面就包含了我们今天要讲解的三种基本的门电路。 这里，我们依次讲解过来： 1.与门 定义：有两个或多个输入，但只有一个输出。只有在所有输入都是高但电平时才会输出高电平的逻辑门 表达式：Y=A*B 现在我们展示如何用VHDL硬件描述语言来写一个与门出来 library ieee; use ieee.std_logic_1164.all; entity myand is port(a,b:in st
FPGA（一）Quartus II 13.1及modelsim与modelsim-altera安装教程及可能遇到的相关问题
m0_73929002的博客
05-29 1771
在学习FPGA课程时，感觉学校机房电脑用起来不是很方便，想着在自己电脑上下载一个Quartus II 来进行 基于 vhdl 语言的FPGA开发。原以为是一件很简单的事情，没想到搜了全网文章发现几乎没有一个完整且详细的流程教学安装（也可能是我没搜到,,ԾㅂԾ,,）【视频b站上有，搞完才发现T.T】，因此想做一个纯小白式安装教程，将网上分享的几位大佬关于安装部分的流程都总结到一文当中，包括软件及软件配套仿真和芯片库的安装，让大家花最少的时间完成安装。相关文章链接在文末。多图预警。
Quartus II从建工程、绘图、编译到仿真详细过程
西岸贤
10-10 1万+
1.建工程文件存放路径。先在某个盘下新建一个存放工程的文件夹，名字最好用英文，不要出现空格。 2.新建工程。打开Quartus II软件（我用的是9.1版本），File——>New Project Wizard...，直接Next后填写自己工程要存放的路径，我这里存放在 D:\FPGA\work 目录下，工程名自己起一个，第三个空尽量别改动（填写完第二个空，第三个空会同步），下一步。 选择自己要设计的可用设备。这里就可以点Finish完成了，因为后面Next下去也不用改动。到这里工程就建完了。
Quartus-II 9.0版本实现半加器，1位全加器，4位加法器的设计(数字逻辑课程实验1—半加器设计，1位全加器设计，4位加法其设计)
a1501090877的博客
07-15 1万+
数字逻辑课程实验1—半加器设计，1位全加器设计，4位加法其设计，设计均采用Quartus-II 9.0版本实现，包括时序仿真和功能仿真。
使用Quartus新建一个工程，电路原理图，超详细
chaihanlin的博客
12-21 1万+
如何新建一个Quartus工程 想当初作为一个刚刚学数电的人，对这款全英文的软件不是很熟悉，想要掌握好首先得学会新建一个工程。 打开Quartus （我使用的是18.1标准版） 点击新建工程 第一个是文件存放的目录，我们可以直接输入文件夹名（如果没有建立的话），等下新建的时候会询问你是否新建一个文件夹，点击Yes。 第二个是工程名，输入名字，第三个会自动补充。 点击next 不用添加文件，点击next 我使用的是这个系列的器件，看情况添加。 不用modelsim就不加了，点击next 好
Quartus ii 13.1 III/IV器件库.zip
01-30
标签“Quartusii Devices 器件库”进一步明确了这是与Quartus II软件相关的器件库，这些库文件包含了各种FPGA器件的详细信息，如逻辑单元、触发器、I/O口和其他可编程资源的数量、速度等级等，这些信息对于编译、...
QuartusII13.1 详细开发步骤（半加器为例）（FPGA）
01-06
QuartusII13.1 详细开发步骤（半加器为例）（FPGA） 最近在学FPGA，用的是Quartus II 13.1的版本，仿真工具是ModelSim，之前看着视频做了一遍，但是详细的步骤还是有些记得不太清了，就写个博客记录一下吧，也方便...
Quartus II 13.1 破解
08-21
Quartus II 13.1 32位与64位的破解工具，经测试可完美破解。
用quartus画的时钟电路图.rar
06-01
用最简单的电路图去描述一个复杂的时钟，简单实用很有用，连接上相应的实验箱，非常适用于数电实验。
quartus ii 13.1 破解器
06-26
quartusii 13.1版本的破解器，包含大部分加密IP核的破解方法，很好用。
FPGA QuartusII_13.1 破解包
08-18
QuartusII包含破解软件（32位，64位） 学生朋友可以下载学习，公司朋友建议使用正版
利用quartusII来对逻辑电路进行仿真并且得出仿真图
jdhsklhd的博客
03-15 5593
一·打开quartus，新建一个工程（步骤：file-new-block diagram/schematic file-ok）如图： 二、开始建立逻辑电路 （1）点击如下图所示的标志 （2）在弹出窗口中选择：文件夹-primitives- logic or pin）选择or2、and2（double）、not 如图： 三、连接线路（如下图）并且保存 PS:在连接线路之间不能出现星号和处连接之外的黑点 四、编译 如图所示即连接正确 五、仿真（file-new-university program V
1：FPGA电路逻辑的原理图方式设计与验证
weixin_44957838的博客
10-14 632
FPGA电路逻辑的原理图方式设计与验证实验1：拼接 4-16译码器实验要求建立工程电路设计仿真设计实验2A ： 设计M=12的计数器实验要求建立工程电路设计![在这里插入图片描述](https://img-blog.csdnimg.cn/20191014202635668.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shad...
Quartus II怎样导出原理图？？
热门推荐
T_J_S的博客
10-19 1万+
1、proteus可以直接输出电路图文件，点击File—Export Graphics——Export Bitmap或者PDF都行，然后把图形再拷贝到word里。 2、在proteus环境下，按键盘上的PrintScreen键，然后打开画图板，新建文件，粘贴，这时你Proteus的图就会在画图里了，然后再在画图里用选择框选中你需要的部分，复制，然后打开word，粘贴，即可。 3.装个虚拟打印机...
一步一步学做一个CPU——3，用QuartusII通过原理图完成与门电路设计
04-10 1万+
打开QuartusII软件，程序主界面如下： 1， 新建一个工程 点击File——>New Project Wizard，打开创建新工程向导，这里你将完成工程的基本设定选项。 1， Project name and directory——工程的名称与目录 2， Name of the top-level design entity——顶层设计实体的名称 3， Project files and libraries——项目文件与库 4， Target device family and
Quartus-II入门
weixin_43281232的博客
03-31 1523
Quartus-II入门一级目录二级目录三级目录 一级目录 二级目录 三级目录
基于x86+FPGA+AI轴承缺陷视觉检测系统，摇枕弹簧智能检测系统
最新发布
YEYUANGEN的专栏
07-01 541
应用场景轴类零件自动检测设备，集光、机、软件、硬件，智能图像处理等先进技术于一体，利用轮廓特征匹配，目标与定位，区域选取，边缘提取，模糊运算等算法实现人工智能高效率高精度实现轴类零件参数测量，让轴参数测量过程变得简单，高效、精准，满足工业轴承与大批量检测的需要，提升产品质量，做到连续长时间工作并且检测标准完全一致，彻底解决人眼产生的疲劳误判。
quartus ii 13.1
09-09
Quartus II 13.1是一款用于编写和仿真FPGA设计的软件。它是一个第三方EDA工具，可以用来创建Verilog文件、设计数字时钟电路等。创建Verilog文件的步骤是点击File->New，选中Verilog，然后在文件中编写代码。例如，一个简单的Verilog代码可以是以下形式： ``` module work(d,clk,q); input d; input clk; output q; reg q; always @ (posedge clk) begin q <= d; end endmodule ``` 使用Quartus II 13.1还可以实现数字时钟电路，该电路可以将时钟信号分频到1Hz，并在开发板上显示时钟的秒和分。该电路包括时钟信号分频电路、数码管显示控制电路、数码管选通电路和时分秒进制控制电路。为了创建原理图和VWF文件，你可以按照Quartus II软件的操作指南进行操作。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值