有无大佬知道如何解决?我之前是改变simulaion language成verilog就可以,但是加了block design之后,ip全改成global之后就不行了,报下面错一直让改回OCC,但是OCC就会报上面的错误,进退两难
vivado联合modelsim报错Error: (vcom-13)
最新推荐文章于 2024-10-05 09:41:12 发布
有无大佬知道如何解决?我之前是改变simulaion language成verilog就可以,但是加了block design之后,ip全改成global之后就不行了,报下面错一直让改回OCC,但是OCC就会报上面的错误,进退两难