最近把我们三个群里各位学友们的提问解答整理了一下,这是一份宝贵的知识库,应当整理成文档。由于编辑码字很慢,暂时每次整理十个问题,全部发完以后会按照功能分类编辑做成合集。这些问题都是大家平时做设计时遇到的难点,很有价值。希望大家多多提问讨论,继续活跃群气氛,一起努力进步~~
看看这期你的问题有没有上榜~~
![0?wx_fmt=png](https://img-blog.csdnimg.cn/img_convert/ea593769123f7bd97ec88c2a3f06b649.png)
1) 来自数字后端一群学霸“风的季节”的提问
![0?wx_fmt=png](https://img-blog.csdnimg.cn/img_convert/b755006a6dc12c51ea0d8237e5dd569a.png)
![0?wx_fmt=png](https://img-blog.csdnimg.cn/img_convert/002ffabc78a4b0ba61731f557cf23521.png)
遇到一个问题,做完Optmize以后,有一个很小的module被删掉了,GUI上面也看不到了,这是什么原因
首先:GUI的显示可以通过Encounter下,Set Prefernce=>Display=>Min. Floorplan Module Size,把该数值设小一点即可看到
如何设完以后还是看不到,那可以采取以下操作:
首先做个formal,看看是不是优化掉了。如果不过,看看它到哪里去了?这个基本不可能,如果formal过了,好,那是工具把它优化掉了。
解决方法如下:
(1)将inst fix住,不让它优化
(2)在生成的spi里面直接去掉这个module,看lvs能不能过,如果formal能过,我相信这样也能过。
![0?wx_fmt=png](https://img-blog.csdnimg.cn/img_convert/06307b4b44b35b6157f05ee221866470.png)
![0?wx_fmt=png](https://img-blog.csdnimg.cn/img_convert/3670ea96b35b2e0aff03e8138338dbdc.png)
感谢热心群友dearwang,Tao
的解答
![0?wx_fmt=png](https://img-blog.csdnimg.cn/img_convert/ea593769123f7bd97ec88c2a3f06b649.png)
2)来自一群好学美女"谭珍"的提问
![0?wx_fmt=png](https://img-blog.csdnimg.cn/img_convert/b755006a6dc12c51ea0d8237e5dd569a.png)
![0?wx_fmt=png](https://img-blog.csdnimg.cn/img_convert/002ffabc78a4b0ba61731f557cf23521.png)
顶层设计的时候需要子模块时钟Pin的参数,我不知道该怎么设?可以从子模块的CTS中找到这个值吗?
做完Place,得到latency以后,拿周期减一下,后续根据需要平衡的值,去修改一下
![0?wx_fmt=png](https://img-blog.csdnimg.cn/img_convert/06307b4b44b35b6157f05ee221866470.png)