空间的艺术——展平式设计与层次化设计

所有芯片的设计跟普通的产品一样，需有一个标准规范化的流程(flow)。然后工程师们按照流程，运行和调试参数来得到一个合格的结果。

随着EDA软件的不断发展，新的技术不断涌现，flow的选择性也呈现出多元化的趋势。所以了解新知识，新技术对于我们来说，是相当有必要的。

 从设计的大方向上讲，flow分为传统的展平式设计(flat flow)和层次化设计(hierarchical flow)。展平式设计是集成电路设计中最基本的一种方法，芯片在全局范围内进行优化，通过布局绕线实现物理设计，提取RC参数进行时序分析，最后产生GDSII文档完成全部过程。简单的可以参考如下flat flow示意图：

展平式设计通常能取得更好的时序结果，但是却要花费极长的设计周期。随着电子技术的极速发展，单个芯片上的逻辑单元已经从几万们增加到几千万门，甚至几亿门。这对EDA工具，工程师，甚至计算机硬件都是一个极大的挑战。这时候就产生了层次化设计方案（hierarchical flow，简称Hier flow)。

层次化设计是指对一个普通设计，在逻辑上定义出层次化器件（hinst&#x