时序分析基本概念介绍<constrain pin，related pin>

今天我们要介绍的时序分析概念是constrained pin，related pin， 被约束pin和相关联pin。这是在library库中经常用到的一个概念。

我们知道，在lib库里面，会有很多pin上的delay信息，如下所示，是一个inverter的OUT pin上的delay情况。

pin (OUT) {

max_transition : 1.0;

timing() {

related_pin : "INP1";

timing_sense : negative_unate;

cell_rise(delay_template_3x3) {

index_1 ("0.1, 0.3, 0.7"); 

index_2 ("0.16, 0.35, 1.43"); 

values ( /* 0.16 0.35 1.43 */ \

/* 0.1 */ "0.0513, 0.1537, 0.5280", \

/* 0.3 */ "0.1018, 0.2327, 0.6476", \

/* 0.7 */ "0.1334, 0.2973, 0.7252");

}

我们把标记有delay信息的pin称为constrained pin， 影响该delay信息的pin称为related pin。如上面lib中的inverter的OUT pin就是constrained pin，INP1就是related pin。

再如下面例子，一个register上的setup的检查时间，D pin就是constrained pin，CK pin就是related pin。

pin (D) {

direction : input;

timing () {

related_pin : "CK";

timing_type : "setup_rising";

rise_constraint ("setuphold_template_3x3") {

index_1("0.4, 0.57, 0.84");

index_2("0.4, 0.57, 0.84"); 

values( /* 0.4 0.57 0.84 */ \

/* 0.4 */ "0.063, 0.093, 0.112", \

/* 0.57 */ "0.526, 0.644, 0.824", \

/* 0.84 */ "0.720, 0.839, 0.930");

}

---

往期回顾

简历请戳邮箱：taozhang3260@163.com