每天学命令<all_registers>

最新推荐文章于 2024-01-31 10:32:39 发布
最新推荐文章于 2024-01-31 10:32:39 发布
阅读量903 收藏 2
点赞数
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Tao_ZT/article/details/104872046
版权

all_registers 
[-clock { clock_list }] 
[-cells] 
[-rise_clock { clock_list }] 
[-fall_clock { clock_list }] 
[-flops | -edge_triggered] 
[-no_hierarchy] 
[-latches | -level_sensitive] 
[-macros] 
[-master_slave] 
[-data_pins] 
[-clock_pins] 
[-output_pins] 
[-async_pins] 
[-slave_clock_pins] 

这个命令可以得到design中register，latch的集合

-clock  得到以指定clock为clock path上的register集合

-cells  得到所有register和latch的cell的集合

-rise_clock  得到指定clock下，clock pin上升沿触发的register集合

-fall_clock  得到指定clock下，clock pin下降沿触发的register集合

-flops | -edge_triggered  返回边沿触发的时序器件的register集合

-no_hierarchy  只在当前层次中寻找register。并不会寻找整个hieratchy中的inst

-latches | -level_sensitive  返回电平触发的时序器件的register集合

-macros  返回非flip flop或者latches的器件的register集合

-master_slave  返回所有主从式register集合

-data_pins  得到所有register的data input pin集合

-clock_pins  得到所有register的clock pin集合

-output_pins  得到所有register的output pin集合

-async_pins  得到所有异步reset或者clear pin集合

-slave_clock_pins  得到所有主从式register的slave clock pin的集合

 

例子：

<CMD> all_registers -clock_pins

C_DDF4_0/CK C_DDF4_1/CKN C_LAT_1/G 

 

<CMD> all_registers -flops

C_DDF4_0 C_DDF4_1 C_DDF4_2_1 C_DDF4_2C_DDF4_3


往期回顾

静态时序分析STA合集一

静态时序分析ＳＴＡ合集二

时序基本概念介绍<sdc合集>

数字后端基本概念合集（一）

数字后端基本概念合集（二）

数字后端基本概念合集（三）

Low Power概念介绍合集

数字后端dbGet使用方法合集

号外，数字后端交流群招人啦

IC圈的世界杯 | 论芯片设计的胜利十一人

知否？知否？Block PD应该提交哪些数据？

Timing ECO手修攻略

数字后端面试100问（2019全新版）

数字后端面试100问（校招版）

简历请戳邮箱：taozhang3260@163.com

觉得有用的话，给我点个好看吧

Tao_ZT
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
DC 学习日志（1）
Blog Life
07-14 515
DC 学习记录 11. all_inpouts2. all_outputs3. all_registers4. all_clocks5. get_ports6. remove_from_collection7. sizeof_collection8. index_collection8. foreach_in_collection9. help * collection *10. man remove_from_collection11. list12. 系统环境变量 1. all_inpouts
DC综合基本概念：all_register -clock $clock_name
weixin_52822919的博客
07-12 159
DC综合， all_register
Vivado使用技巧（29）：约束功能概述
FPGADesigner的博客
09-20 2万+
设计约束概述 设计约束就是定义编译过程中必须满足的需求，只有这样才能保证在板子上工作时功能正确。但不是全部约束在所有过程中都会使用，比如物理约束只用在布局和布线过程中。Vivado工具的综合和实现算法时时序驱动型的，因此必须创建合适的时序约束。我们必须根据应用需求选择合理的约束，过度约束或约束不足都会造成问题。 老版的ISE开发工具使用UCF（User Constraints File）文件进行约...
干货！FPGA内部资源介绍（1）逻辑资源块
最新发布
2301_79732264的博客
01-31 516
不过LUT 有一个区别于与或非门逻辑的显著特点，那就是 LUT 虽然可以很好地模拟任何组合逻辑，但它实际上不是一个纯粹的组合逻辑，因为组合逻辑的电路是没有记忆的，而LUT是有记忆的,虽然这种记忆一旦建立起来就不会改变直到掉电或下一次电路配置。MUX就是复用器,也叫多路选择器。其中,两个LUT分别模仿了两个锁存器的行为，上面的4输人LUT模拟了一个高电平冼通的latch行为，下面的5输人LUT模拟了一个低电平选通的latch行为而两个LUT中的反馈回路是模拟 latch 在阻止状态下保持原值的关键。
Register/Latch pins with no clock driven by root clock pin
qq_45398729的博客
12-28 2179
今天在使用vivado进行时序检查时遇到了这样一个问题：Register/Latch pins with no clock driven by root clock pin，它是在no_clock中提示的。在复位时未对其中的两个寄存器进行复位，锁存器也有可能是由于if else组合写的不全而导致的。锁存器大多数是由于代码写的不符合规范造成的，经过检查，发现工程的代码中存在问题。通过查看电路图发现这是一个锁存器。
Nuevo Archivo WinRAR_herselfuaj_registers_Corporation_
09-28
Registers of a corporation with salesmen
shift_registers
05-17
shift_registers Golang库可在RaspberryPi或其他Gobot上使用移位寄存器。 可以模拟任何长度的寄存器。 用法 package main import ( "github.com/gmalette/shift_registers" "github.com/hybridgroup/gobot" ...
nap_cash_registers
03-15
nap_cash_registers 这是一个示例项目，可以用作使用Spring Boot创建自己的Vaadin应用程序的起点。 它包含所有必要的配置和一些占位符文件，以帮助您入门。 该项目是标准的Maven项目，因此您可以将其导入到您选择...
ethercat_esc_datasheet_sec2_registers_2i9.pdf
05-24
EtherCAT ET1100从站控制器芯片资源描述。对于EtherCAT从站开发的工程师来说，是个很好的借鉴。
ov5640_registers_config.zip_OV5640_OV5640寄存器配置程序_httpwww5640com_
07-15
OV5640摄像头各个像素值的寄存器配置代码
锁存器LDCE和LDPE的G端口gate如何使用？
1615549892
02-12 2604
原先没有加复位： 加上复位之后
vivado 设计约束学习笔记1
qq_39597489的博客
03-28 3937
学习手册 UG949 对更加详细的约束信息参照 UG906 1.组织管理约束文件 对于简单的工程，我们可以按照下面的方法组织我们的约束文件： 直接采用一个约束文件； 物理约束+时序约束 物理约束+时序约束（综合）+ 时序约束（实现） 对于大型的项目或者是多个团队合作实现的约束可以采用下面的方法： 一个顶层的物理约束+一个顶层的时序约束+对每个IP的约束或者每个模块的时序约束 如果一个工程中存在多个约束文件，那么此时需要注意约束文件的编译顺序： 在工程模式下可以使用reorder_files tcl
芯片综合(DC)实用小技巧
seuwilson的博客
09-02 5423
用DC难免会用到各种各样的TCL命令，对其有一个熟练的了解，可以在做综合的时候事半功倍 注意：DC的TCL是在标准TCL上定制的。所以会和标准TCL有一定的不同，比如：DC-TCL会有物集的概念 详细的DC-TCL信息可以查看synopsis的dc tool commands 1.获取整个设计所有的register数目 set reg_num 【all_register】 ;#all_
Verilog十大基本功8 (flipflop和latch以及register的区别)
luoganttcc的博客
11-22 844
比如现在用一个clk接到latch的使能端(假设是高电平使能),这样需要的setup时间，就是数据在时钟的下降沿之前需要的时间，但是如果是一个DFF，那么setup时间就是在时钟的上升沿需要的时间。latch是电平触发，相当于有一个使能端，且在激活之后（在使能电平的时候）相当于导线了，随输出而变化，在非使能状态下是保持原来的信号，这就可以看出和flip-flop的差别，其实很多时候latch是不能代替ff的。锁存器的输出对输入透明的，输入是什么，输出就是什么，这就是锁存器不稳定的原因，
时序约束优先级_静态时序分析圣经翻译计划——附录A：SDC
weixin_34378978的博客
01-09 1389
本附录将介绍1.7版本的SDC格式，此格式主要用于指定设计的时序约束。它不包含任何特定工具的命令，例如链接（link）和编译（compile）。它是一个文本文件，可以手写或由程序创建，并由程序读取。某些SDC命令仅适用于实现（implementation）或综合（synthesis），但是本附录会列出所有SDC命令。SDC语法是基于TCL的格式，即所有命令都遵循TCL语法。一个SDC文件会在文件...
IMX6ULL学习笔记（11）——获取和编译官方SDK
Leung的博客
10-24 2657
是 NXP 针对其官方评估板的软件开发包，可以在 NXP 的官网下载得到。SDK 中包含了固件库和各种程序范例。这个 SDK 包提供了 Windows 和 Linux 两种版本，分别针对主机系统是 Windows 和 Linux。
[转]TimeQuest之delay_fall clock_fall傻傻分不清楚
weixin_30337157的博客
05-17 224
这篇我想分享一个之前在用TimeQuest约束双边沿模块的input delay时犯得一个错误，有人看了可能会觉得傻傻的，什么眼神，falling delay和 falling clk怎么会分不清呢，字面意思好区分，可要深究在约束里的具体含义，还得花点功夫，下面以ddio接收模块为例说明它们的含义以及碰到的一些问题。 ddio接收模块为双边沿工作模式，如图一所示，ddio_in接入DFFH和DFF...
create_generated_clock
热门推荐
学而不思则罔，思而不学则殆
10-13 3万+
create_generated_clock 介绍 create_generated_clock有多个master_clock的情况 create_generated_clock的时钟占空比不是50的情况1. create_generated_clock 介绍create_generated_clock 是用来说明generated clock与source clock的相位（边沿）关系， 同时根
时钟复位约束_时序约束是如何影响Vivado编译时间的
weixin_34849131的博客
01-15 563
上期内容：一个异或运算引发的设计技巧(2)本文关注点：什么样的约束描述方式是最优的什么样的约束描述顺序是最优的关于如何缩短Vivado编译时间，可以先看这里“如何缩短Vivado运行时间”常有工程师会抱怨，自己的Vivado工程从综合到生成bit文件太耗时，尤其是在调试阶段，一天跑不出一个版本，压力骤增。抛开FPGA芯片本身容量大、设计复杂等因素，还有一个重要因素不可忽略，那就是时序...
module gpr(a,b,clock,reg_write,num_write,rs,rt,data_write); output reg[31:0] a; output reg[31:0] b; input clock; input reg_write; input [4:0] rs; //读寄存器1 input [4:0] rt; //读寄存器2 input [4:0] num_write; //写寄存器 input [31:0] data_write; //写数据 reg [31:0] gp_registers[31:0]; //32个寄存器 always @(posedge clock) begin if(reg_write) begin gp_registers[num_write] <= data_write; end else begin a <= gp_registers[rs]; b <= gp_registers[rt]; end end endmodule
06-11
这是一个修正后的版本，包括了 a 和 b 输出信号的修正和使用 reg 修饰输出信号： ``` module gpr(a, b, clock, reg_write, num_write, rs, rt, data_write); output reg [31:0] a; output reg [31:0] b; input clock; input reg_write; input [4:0] rs; //读寄存器1 input [4:0] rt; //读寄存器2 input [4:0] num_write; //写寄存器 input [31:0] data_write; //写数据 reg [31:0] gp_registers[31:0]; //32个寄存器 always @(posedge clock) begin if(reg_write) begin gp_registers[num_write] <= data_write; end else begin a <= gp_registers[rs]; b <= gp_registers[rt]; end end endmodule ```

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值