每天学命令<rcOut>

rcOut 

[-noRes]  
{{-setload fileName  [-excNetFile fileName  |-net fileName  | -netName list_of_nets ][-addHeaderTail]} |{-setportload fileName  [-excNetFile fileName  |-net fileName  | -netName list_of_nets] [-addHeaderTail]} |{-setres fileName  [-excNetFile fileName  |-net fileName  | -netName list_of_nets ][-addHeaderTail]} | {-spef fileName  [-unmapped][-excNetFilefileName  |-net fileName  | -netName list_of_nets ][-addHeaderTail]} | {-spf fileName  [-excNetFile fileName  |-net fileName  | -netName list_of_nets ][-addHeaderTail] [-filesizesizeInMbytes ]} |{-verilog fileName } } [-instance hierInstanceName ][-view viewName | -rc_corner rcCornerName ]  
[-cUnit {pF fF}]

---

该命令可以存取rc database，database的结构可以有以下方式

set load

set res

Standard Parasitic Exchange Format (SPEF)

Standard Parasitic Format (SPF)

Verilog

set port load

---

-addHeaderTail   在产生文件的标题中加上版本信息等，该option只在-netName，-net使用时有效

-cUnit  指定spef文件中的capacitance单位，pF或者fF，默认是pF

-excNetFile  指定产生的spef文件中，需要排除掉net

-filesize  限制输出的spef文件大小，超过指定容量后会被存在另一个文件中

-instance  指定单独存取某个hinst上的port的rc信息

-net   指定需要extraction的net文件，文件中需要包含net名字

-netName  指定需要extraction的net名字

-noRes  产生的rc database里没有电阻信息

-rc_corner  指定在哪个rc corner下面extraction

-setload  产生一个只包含set_load信息格式的rc database文件，有点类似sdc, 可以直接source back回去，见例子1

-setres  产生一个只包含set_resistance信息格式的rc database文件，有点类似sdc,可以直接sourceback回去，见例子2

-setportload  产生一个只包含set_port_load信息格式的rc database文件，有点类似sdc,可以直接source back回去，需要和-instance连用，见例子3

-spef   指定产生的spef文件名字

-spf   指定产生的spf文件名字

-unmapped  指定的spef文件里不指定名字的mapping关系，默认以序号代替名字，这样会节省文件空间, 见例子4

-verilog  输出verilog中net的rc信息，见例子5

-view   指定在哪个view下面产生rc database

 

例子：

1. rcOut -rc_corner rcmax -netName actual_pc_fq[29] -setload setload.spef

set_load 0.002"alu1xmul1/FE_RN_14818_0"

set_load 0.000"alu1xmul1/FE_RN_14821_0"

 

2. rcOut -rc_corner rcmax -netName actual_pc_fq[29] -setres setres.spef

set_resistance0.087 "issue_di[6]"

set_resistance0.121 "issue_di[5]"

 

3.  rcOut -instancealu1xmul1 -setportload alu1xmul1.portload

set_port_load0.010677 clk_cpu__L4_N39  /* net clk_cpu__L4_N39 */

set_port_load0.022535 clk_cpu__L4_N38  /* net clk_cpu__L4_N38 */

 

4. rcOut -spef rcma1.spef -rc_corner rcmax -netName actual_pc_fq[29] -unmapped

sec_tlbenabled_diI *C 269 249

sec_priv_di I *C269 250

sdi_load_stalling_e2iI *C 269 100

 

默认的会有name map信息

*NAME_MAP

*46actual_pc_fq[29]

*53738SOCE_BOUNDARY_ISOLATION_899_C_1008

*76108 SOCE_IO_DIODES_899_actual_pc_fqx29x

 

5. rcOut -rc_corner rcmax -verilog test.v

issue_di[6]0.001236

issue_di[5]0.001136

issue_di[4] 0.000458

---

往期回顾

静态时序分析STA合集一

静态时序分析ＳＴＡ合集二

时序基本概念介绍<sdc合集>

数字后端基本概念合集（一）

数字后端基本概念合集（二）

数字后端基本概念合集（三）

Low Power概念介绍合集

数字后端dbGet使用方法合集

号外，数字后端交流群招人啦

IC圈的世界杯 | 论芯片设计的胜利十一人

知否？知否？Block PD应该提交哪些数据？

Timing ECO手修攻略

数字后端面试100问（2019全新版）

数字后端面试100问（校招版）

简历请戳邮箱：taozhang3260@163.com

觉得有用的话，给我点个好看吧