同步DRAM(SDRAM)的特征

SDRAM存储体的存储单元电路仍然是标准的DRAM存储体结构，只是在工艺上进行了改进，如功耗更低、集成度更高等。与传统的DRAM相比，SDRAM在存储体的组织方式和对外操作上作了重大改进。图3.12显示了SDRAM的逻辑结构，其主要特性如下。

 1.同步操作

处理器访问 SDRAM时，SDRAM的所有输入信号均在系统时钟CLK的列乡 上升沿被存储器内部电路锁定：SDRAM的所有输出信号均在系统时钟CLK的上升沿被输出。这样做的目的是使SDRAM的操作在系统时钟CLK的控制下，与系统的高速操作严格同步进行。CKE为时钟使能信号，只有该信号有效时，时钟输入才能作用于SDRAM1 芯片。

2.多存储体配置

为了进一步提高存取速度和减少内部操作冲突，SDRAM的存储体被拆分为多个相互独立的存储体(bank)。这种内部组织结构可以支持流水线方式的并行操作。各存储体可同时和独立工作，也可选择顺序工作或交替工作。例如，当一个存储体正在刷新时，另一个存储体可以进行正常的读写操作，从而提高在取速度 通常由片内地址线的最高一位或若干位选择存储体。 Du中的CU抑制

3.命令控制

传统的异步 DRAM 是根据控制信号的电平组合选择工作方式的，而SDRAM将一组控制信号的电平编码组合为“命令”。例如RAS、CAS、WE、CS以及特定地址线的不同组合分别代表激活存储体(active，所有存储体在读/写之前都必须被激活)、读、写、预充等不同的命令。

4.模式寄存器

不同的操作模式下力望模式寄存器中可以进勇进行设直，控制SDRAM工作在在模式寄存器中可以设置CAS延迟、突发类型、突发长度和测试模式等。