浅谈DDR4的电平

HSUL电平

HSUL-12电平主要用于点到点的无端接总线拓扑结构，不需要外部串行或者并行匹配电阻，降低了端接功耗，LPDDR3使用的就是该种电平

VIH和VIL各有一个交流参数AC和直流参数DC，信号第一次越过AC门限的时刻，作为时序计算的参考点，此后只要信号保持DC门限内，逻辑状态保持不变，这种设计减小了噪声、振铃等对于信号质量的影响

POD电平

POD是伪漏极开路电平，其内部端接上拉到VDDQ（LPDDR4x内部端接到VSS），而SSTL内部是上拉到VDDQ/2，分别如图3和图4所示。因此，当驱动端输出高电平时，由于驱动端和接收端端接电压均为VDDQ，因此没有电流流动，降低了功耗；驱动端输出低电平时，POD由于上拉电压高，功耗稍大于SSTL。正因此，DDR4多了一个DBI功能，即数据总线翻转，当一个字节里0的位数大于1的位数时，可以将0和1反转，以降低功耗。

由于POD的参考电平Vref大小会随着驱动强度、负载、传输线特性等不同而改变，因此DDR4数据信号的参考电平VrefDQ是由芯片内部自己产生的，没有外接该电平的管脚，只有地址信号的参考电平管脚VrefCA。POD的VrefDQ通过控制寄存器设置值由芯片自行优化调整，称为VrefDQ Training。

图3