FPGA的全局复位网络

之前在写FPGA模块的时候总是习惯性地加上复位,现在看来这并不是一个好习惯。

WP272

在Xilinx FPGA中实现的设计不需要插入全局复位网络,对于绝大多数设计而言,配置后所有触发器和RAM的初始化状态比任何逻辑复位都要全面。因为没有任何未定义的内容,所以没有必要为仿真插入复位。

应识别必须真正复位的系统的关键部分,并且必须像在同步电路中的任何其他信号一样仔细地控制在启动或运行期间的那些复位的释放。

复位的开销比想象中大。

  • 1
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值