电平设计基础03：ECL 电平

最新推荐文章于 2024-09-12 08:07:34 发布

牧神园地

最新推荐文章于 2024-09-12 08:07:34 发布

阅读量604

点赞数

分类专栏： 05_电平设计基础文章标签：硬件工程嵌入式硬件

本文链接：https://blog.csdn.net/WKEZHENG/article/details/131444848

版权

05_电平设计基础专栏收录该内容

9 篇文章 5 订阅

订阅专栏

文章探讨了贝尔不等式在量子力学中的意义，揭示了量子世界中超越经典物理的奇异现象。接着详细介绍了ECL逻辑电路的工作原理，包括其速度优势、电路结构、电平分析以及匹配方法。此外，文章还讨论了PECL和LVPECL电平，它们作为ECL的变体，如何适应不同的电源系统和功耗需求，并阐述了这些高速逻辑电平在匹配和信号传输中的重要性。

摘要由CSDN通过智能技术生成

说在开头：关于不等式判决

|Pxz-Pzy|≤ 1+ Pxy这个不等式看上去也很普通嘛，到底有什么特别的呢？我们先来看看这个不等式到底表达了什么意思。Pxy表示A粒子在x轴上的自旋方向为+，而同时B粒子在y轴方向的自旋方向也为+，这两个方向的相关性。在隐变量理论（该理论认为：隐藏在量子力学后面还有未知的变量导致我们得不到精确的结果，但实际上世界是确定的）中，我们对两个粒子的描述是符合常识的：无论观察与否，两个粒子始终存在于客观现实之中，他们的状态从分裂的一刹那开始就都是确定的。假如世界的本质是经典的，具体的说，如果我们的世界同时满足：1，定域的：没有超光速信号的传播；2，实在的：存在一个独立于我们观察之外的外部世界。那么我们任意取3个方向观测A和B的自旋，它们所表现出来的协作程度必定要受限于别尔不等式之内（贝尔不等式就是这个宇宙的束缚）。

但是量子论的预言就不同了，贝尔证明在量子论中只要我们把x和y之间的夹角θ取的足够小，则贝尔不等式是可以被突破的：在一个量子主宰的世界里，A和B两个粒子相隔非常遥远的情况下，在不同方向上仍然可以表现出很高的协作程度，以至于贝尔不等式不成立。

举个栗子，有两个罪犯抢劫了银行之后从犯罪现场飞快的逃走了，但它们选择了两个不同的方向，结果在同一时刻被警察逮住了。现在我们在现场来录取他们的口供，警察问罪犯A：你是这次的主谋么？A回答是或不是；那么如果在另一现场的警察问罪犯B同样问题，B的回答必定与A相反。所以在同一问题上，如果警察知道了A的答案，就等于知道了B的答案，A地与B地的警察不需要通信告知对方就能瞬间知道，这在经典世界或量子世界是一样的。那来到经典世界，当警察问A：你需要聘请律师么？而在另外一地的警察问B：你需要喝水么？这两个问题彼此不相关，A可能回答要或不要，但这对B怎样回答“要不要喝水”的问题毫无关系，因为B和A在理论上已经失去了联系。

不过对于量子论就不同了，我们会从口供记录中惊奇地发现，每当A决定聘请律师的时候B就会更大的可能性想要喝水，反之亦然。看起来A和B之间似乎有一种神秘的心灵感应，使得他们即使面临不同的质询时，其回答仍然有一种神奇联系，即使它们相隔万里之外。哥本哈根的解释是：这是因为在回答具体问题（观测）之前，他们两个人（粒子）是合为一体的，处在一种纠缠状态，他们是一个整体，具有“不可分离”性。

我们终于可以确实地去做一些实验，来看看我们生活于其中的世界究竟是如同爱因斯坦所说的那样是定域、实在的；还是它的神奇已经超越了我们想象的。1964年，贝尔把他题为《论EPR佯谬》的不等式发表在一个名为《物理》的杂志创刊号上，这篇论文是20世纪物理史上的名片，它的论证和推导是如此简单明了却又深得精髓。

贝尔踌躇满志，通往爱因斯坦梦想的一切障碍都已经扫清了，他已经打造出了足够致量子理论以死命的武器——贝尔不等式。贝尔对世界的实在性深信不疑：大自然不可能是依赖于我们的观察而存在的，这还用说吗？现在，似乎只需要安排一个类似于EPR的实验，就可以证明：无论在任何情况下，贝尔不等式也是成立的，粒子之间心灵感应式的合作是胡说八道，应该扫进历史的垃圾桶！（参考自：曹天元-上帝掷骰子吗）

一，ECL逻辑电平

由于TTL电路的晶体管（BJT）在电压转换过程中分别工作在“饱和状态”和“截止状态”，使得切换速度受到了很大的限制（PN结大电流模式下，存在较大的扩散电容，导致反向恢复时间较长，具体参考《关于PN结的那些事》和《三极管基础》相关章节内容）；虽然STTL电路采用了肖特基钳位晶体管和新工艺，抑制了晶体管的过饱和及寄生电容，使得电路的速度进一步得到了提升，但仍然没有完全摆脱“饱和”这一工作状态。

ECL结构输出的工作原理，我们已在《逻辑门电路高速特性》中做了部分介绍；ECL电路（Emitter Coupled Logic）：发射极耦合逻辑电路与TTL/CMOS不同，是一种非饱和型的数字逻辑电路。如下图所示，其电路内部的晶体管（BJT）工作在线性区（非饱和区）或截止区，从根本上消除了限制速度提高的少数载流子的存储时间（无扩散电容，反向恢复时间短）。因此，它是现有各种逻辑电路中速度最快的电路形式，电路平均延时可以做到亚ns级别。

1，ECL基本电路结构

典型的基本ECL门电路（单端）的输出结构由三部分组成：差分放大器输入电路，温度－电压补偿偏压网络以及射极跟随器输出电路；具体结构如下图所示。

1. 差分放大器输入电路（射极耦合电流开关）：由T1A、T1B、T2管、Rc1、Rc2和RE组成了射极耦合电流开关，这是ECL电路的核心部分，其中T2管为定偏管，从Vc1和Vc2获得或/或非输出；

1, 关于VNOR管脚输出电平的分析：

（1）A或B为高电平时：Vc1为低电平，T3被关断， T3输出输出端下拉至VEE；

（2）A和B都为低电平时：Vc1为低电平， T3导通，T3输出端上拉至Vcc；

（3）可得T3端管脚输出电平逻辑关系：VNOR = /(A+B)。

2, 关于VOR管脚输出电平的分析：

（1）A或B为高电平， T1A或T1B被打开，其电流通过电阻RE至VEE，此时T2的E极与VEE之间产生一个压降（即VE ＞VEE），T2管的VBE （VBB和VE电压）不足以将T2打开，Vc2为高电平，T4导通，T4输出端上拉至Vcc；

（2）A和B都为低电平时，T4输出端才为低电平，T2的E极电压为VEE，T2管导通，Vc2为低电平，T4关断，T4输出端下拉至VEE；

（3）得T4端管脚输出电平逻辑关系：VOR = A+B。

——根据输入T1导通或T2导通，构成电流开关。

2. 温度－电压补偿偏压网络（参考电压源）：由T5、D1、D2、R1~R3构成参考电压源，为T2提供固定的基极偏置电压VBB；

——VBB电压是判断T2是否能打开的关键，需要在不同电压以及温度下实现一个稳定的偏置。

3. 射极跟随器输出电路（射极开路输出）：T3、T4为射极开路的射极输出器，作为电路的输出级，解决输入与输出电平匹配问题；射极跟随器的作用如下：

——不论是T3或则T4导通，所形成的发射极电流IE都很接近，该电流受Vc1和Vc2控制，就像一个电流开关。

1, 保持输出相位不变，逻辑关系不变；

2, 实现输出电平的位移，防止输入晶体管饱和，使输入、输出电平匹配；

3, 射极跟随器输出阻抗低，提高了负载能力。

2，ECL电平分析

如之前章节所述，一般情况下ECL电路的负电源为-5.2V，而Vcc为GND（0V）；其典型逻辑低电平VOL ≈ -1.72V，逻辑高电平VOH ≈ -0.88V，而VBB ≈ -1.30V为逻辑电平的中间值；VIH ≈ -1.24V，VIL ≈ -1.36V。

当输入端从-1.72V跳变为-0.88V（由0变为1），Vc1由0V变为-0.88V，而此时Vc2由-0.88V变为0V（由0变为1），即定偏管T2同相输出；如下图所示。

——T1和T2起到了反相器的作用。

随着技术的发展，又出现了LVECL逻辑电平器件，它是将电源由VEE = -5.2V调整为 -3.3V 或者是 -2.5V，这样做的目的是降低器件的功耗，利于电路设计的器件的互连。由于Vcc电平为地电平（0V）未变，而其它的电平是相对于此电平的，所以其他的电平值（VBB、VOH、VOL、VIH、VIL）也都没有改变。

3，ECL电路特性

ECL 电路是根据高速噪声数字的应用要求设计的，它具有以下独特的优点：

1. 速度快：这是高速数字系统设计者广泛采用ECL电路的一个重要原因，ECL基本门电路的典型传输延迟时间已达到亚ns量级；

——ECL系统与等效的TTL系统相比，其工作速度至少快一倍以上。

2. 逻辑功能强：ECL电路能提供互补逻辑输出，这样不仅可以节省系统所用的组件数，减小系统功耗，而且由于互补逻辑输出具有相同的传输延迟时间，因此可以消除一般逻辑电路中为产生互补逻辑功能而设置反相器所增加的时间延迟，进而提高了系统的速度；

3. 驱动能力很强，扇出能力高：ECL电路是射极跟随器输出，驱动能力很强；

——其输入阻抗高（约10KΩ），输出阻抗低（约7Ω ），允许电路有很高的扇出能力。

4. 噪声低：系统噪声的大小直接与噪声源的能量、逻辑的消噪性能和互连线的阻抗等有关。就噪声的产生来说，ECL电路的内部噪声较小；

5. 便于数据传输：ECL电路具有互补、大电流驱动能力输出，特别适合于以差分方式驱动和接收传输线上的信号；ECL电路的差分线接收器具有1V或者更大的共态噪声抑制能力；

——相比于单端信号，串扰耦合到差分线（紧耦合）上的噪声一般都是等同地出现在该差分线的每条线上（具体原理参考：《特殊的串扰-差分信号》相关章节），而接收器只响应两条线上的电压差，所以可大大抑制引线串扰的影响，从而易于实现远距离的数据传输。

——驱动同轴电缆时，其距离只受电缆频带宽度的限制，而且可以改善系统的性能，驱动双绞线的长度可以在约 300m( 1000f t) 以上，并且较同轴电缆经济。

但ECL逻辑门电路在工作过程中：1，晶体管（BJT）工作在线性区；2，每对开关管是轮流导通的，对整个电路结构来说没有“截止”状态；ECL电路结构相对TTL来说损耗更大（传输功耗更高）。从某种意义上来说，ECL电路开关速度的提高是以牺牲功耗换取来的。

PECL/LVPECL 逻辑电平

ECL电路中采用了负电源（-5.2V），显然这与我们现在的一般硬件电源系统不匹配。所以如果去掉ECL电路中的负电源，采用正电源系统（+5V），那么我们就可以将Vcc接至+5V，而VEE接至GND；这样的电平被称为PECL：Positive Emitter Coupled Logic。那如果将Vcc改为+3.3V，那么就称为LVPECL。当然，此时的高、低电平的定义是不同的。

如下图所示，左侧为差分ECL电路，右侧为PECL电路；虽然只是将负电源改为了正电源，但其结构发生了很大的变化。

1. 输入端：PECL电路直接是差分输入的形式与差分ECL电路类似；而非ECL电路的取或非和或的结构；

——可能源于ECL的优势在于差分信号上，所以PECL直接定位为差分而无单端应用场景。

2. PECL电路取消了温度-电压补偿网络，增加了50Ω端接至Vcc-2V电压。

——如下右图所示，当T1端输入为高（VIHmax = Vcc-1.16），为使得T1不进入饱和区，则T1的集电极（C极）电压最小为VCC-1.3V（VBB = Vcc– 1.3V），为了使输出的三极管T4不进入截止区，则其偏置电压不应大于VCC-2V（T4的VBE = 0.7V），偏置电压取VCC-2V是为了避免器件功耗过大。

——PECL输出电平平均值VBB ≈ 3.7V（即Vcc – 1.3V），所以端接50Ω至Vcc-2V时输出的直流约14mA。

1，PECL/LVPECL电平特点

PECL由于采用了单正电源系统，所以应用比ECL更加广泛，而LVPECL使用3.3V或更低电压电源供电，相比更具有低功耗的优势。PECL电平电压参数如下图所示。

1. 对于PECL电平，其各电压参数如下：

1, Vcc = 5V，VEE = 0V，VBB ≈ 3.7V；

2, VOH ≈ 4.12V， VOL ≈ 3.28V；

3, VIH ≈ 3.76V，VIL ≈ 3.64V。

2. 对于LVPECL 电平，其各电压参数如下：

1, Vcc = 3.3V，VEE = 0V，VBB ≈ 2.0V；

2, VOH ≈ 2.42V， VOL ≈ 1.58V；

3, VIH ≈ 2.06V，VIL ≈ 1.94V。

2，ECL/PECL/LVPECL电路匹配

2.1 ECL电路匹配

ECL/PECL/LVPECL电路是发射极耦合电路，需要在外部线路上提供一个电流通路（终端并联匹配）；ECL采用的是负电源电压供电，有两种匹配方案：

1. 如下左图所示，采用R1//R2的戴维南匹配的方案：

1, 分压电平：R2/(R1+R2) *(-5.2V) = -2.0V；

2, 为了传输线阻抗匹配，必须使得Z0 = R1//R2，如下右图所示。

2. 如下图所示，将R1//R2的方式改为单个电阻R；

1, 直接将R连接至-2.0V；

——需要由单独的-2.0V供电电源。

2, 同样为了保持传输线的阻抗匹配，必须使得R = Z0。

3. 上面两种匹配方式，从功能上来分析是完全等价的，只是第二种匹配方式需要额外的-2.0V电源，所以这种方式并不常用；

——对于第二种匹配方式，大家是否有种熟悉的感觉？在DDR总线的地址和控制线上，我们会上拉到VTT电源上，但有时又会采用分立上下拉电阻的方式；这是什么原因呢？

对于ECL差分信号的匹配，如下图所示；对于松耦合的差分线（即Zdiff = 2*Z0）来说，取R = 2*Z0，保证差分线的阻抗匹配（忘记了的胖友们哪，你是忘了金斧头还是银斧头哪？捡金斧头的请回翻《特殊的串扰-差分信号》相关章节；多回顾才能有更深的理解和收获，才能将所有的知识内容串起来）；R1则需要保证ECL电路输出的偏置电流。

2.2 PECL/LVPECL电路匹配

PECL/LVPECL电路的电路匹配方式如下图所示，总共有两种匹配方式：直流耦合和交流耦合；图中只画了差分对中的一条。

1. 两种耦合方式（直流和交流）的终端戴维南匹配电阻尽量与理想50Ω匹配（单端，如果是差分对之间就需要是Zdiff），以消除反射；

1, 该50Ω终端电阻尽量靠近PECL输入端；

2, 直流偏置电平为Vcc -1.3V。

2. 如果收发端的PECL电平中有存在非标准电平的情况，那么最好采用交流耦合的方式，以隔离直流电流；

——非标准PECL的直流偏置电平可能不是Vcc-1.3V。

3. 如上左图所示，PECL直流耦合方式中终端匹配接至Vcc-2V电压，这主要是由两个原因：

1, 如上所述Vcc-2V和VEE（直流偏置电平：Vcc-1.3V）之间相差0.7V（刚好维持导通状态），可以尽量减小发送端器件的功率消耗；

2, 即使最坏情况下，也尽量保证输出驱动电路不进入截止模式。

4. 如上右图所示，采用交流耦合方式，输出电路与输入电路之间增加了一个交流耦合电容，这改变了直流耦合的戴维南等效电路；

1, PECL输出端，发射极开路晶体管（BJT）需要一条到地的直流通路，于是增加了130Ω的电阻（LVPECL，对于PECL来说需要240Ω），其电流大约为15mA；

2, PECL输入端，没有直流电流从输出端流过交流耦合电容并进入PECL输入端，终端匹配电压：Vcc-1.3V成为了耦合电容右侧电路的偏置电压。

接下来我们看下完整的PECL/LVPECL差分对的匹配电路；

1. 如下左图所示为直流匹配，根据上述分析，必须要满足两个条件：Vcc*R2/(R1+R2) = Vcc -2V，R1//R2 = R1*R2/(R1+R2) = 50Ω；

1, 对于PECL电路Vcc = 5V，我们可以计算得到：R1 = 83Ω，R2 = 125Ω；

2, 对于LVPECL电路Vcc = 3.3V，我们可以计算得到：R1 = 125Ω，R2 =83Ω。

2. 如下右图所示为交流匹配，根据上述分析，同样需满足两个条件：Vcc*R3/(R3+R2) = Vcc -1.3V，R3//R2 = R3*R2/(R3+R2) = 50Ω。

1, 对于PECL电路Vcc = 5V，我们可以计算得到：R2 = 68Ω，R3 = 193Ω；

——R1为PECL射极输出电路提供输出到地的通路，如上所述PECL（+5V）时取R1 = 240Ω，流过R1的电流约为15mA。

2, 对于LVPECL电路Vcc = 3.3V，我们可以计算得到：R2 = 83Ω，R3 = 125Ω。

——R1为LVPECL射极输出电路提供输出到地的通路，如上所述LVPECL（+3.3V）时取R1 = 130Ω，流过R1的电流约为15mA。

2.3 PECL-LVPECL之间的电路匹配

PECL到LVPECL的电路匹配也可以分为直流耦合和交流耦合两种。

1. 如下左图所示为直流匹配电路图；

1, 在A点需要满足PECL输出要求：R1//(R2+R3) = 50Ω，5*(R2+R3)/(R1+R2+R3) = 3V；计算可得，R1 = 83Ω，R2+R3 = 125Ω；

2, 在B点其交流摆幅需满足：Vbac = Vaac*R3/(R2+R3)，其中0.575 < Vaac < 0.96，0.31 < Vbac < 0.93；在B点的LVPECL直流偏置电压为2V（3.3V-1.3V），所以需要满足：(5V-1.3V)*R3/(R2+R3) = 2V；可得R2 = 57Ω，R3 = 68Ω。