04器件选型：晶振；EEPROM、FLASH、SRAM、DRAM、DDR；EDS

小醒爱硬件

已于 2024-05-08 21:38:34 修改

阅读量1.2k

点赞数 22

分类专栏：硬件电路36讲文章标签：嵌入式硬件

于 2024-03-21 16:01:53 首次发布

本文链接：https://blog.csdn.net/Xuexi_touteng/article/details/136910848

版权

硬件电路36讲专栏收录该内容

8 篇文章 19 订阅

订阅专栏

时钟器件部分

一、晶振简介

1.1定义

晶振，即晶体振荡器。按照工作原理，可将其分为晶体（Crystal）和振荡器（Oscillator）。

两者的区别很简单：Oscillator=Crystal+信号调理单路，振荡器只要供电就可以直接输出方波信号。

1.2石英晶体谐振器的等效电路

1.3谐振器电抗和频率

在 Fs 到 Fa 的区域即通常所谓的：“并联谐振区”，在这一区域晶振工作在并联谐振状态，该区域就是晶振的正常工作区域，Fa -Fs 就是晶振的带宽。带宽越窄，晶振品质因素越高，振荡频率越稳定。在此区域晶振呈电感特性，从而带来了相当于180 °的相移。实际工作频率 $F_{p}$ ：

$F_{p}=F_{s}\left ( 1+\frac{C_{m}}{2\left (C _{0}+C_{L} \right )} \right )$

在上式中只有参数 $C_{L}$ 可以微调，通过微调 $C_{L}$ 来调节 $F_{p}$ ，使其约等于 $F_{s}$ ，在并联谐振区域内。

1.4石英晶体谐振器电路

二、时钟器件选型

2.1晶振分类

晶体振荡器的分类方式有很多，从材料、特性等有很多的分类，简单的介绍如下：

按制作材料，可分为：石英晶振和陶瓷晶振。
按外形,可分为：长方形晶振、圆柱形晶振、椭圆形晶振。
按封装形式,可分为：玻璃真空密封型晶振、金属壳封装型晶振、陶瓷封装型及塑料壳封装型晶振。
按谐振频率精度,可分为：为高精度型晶振、中精度型晶振及普通型晶振。
按应用特性,可分为：串联谐振型晶振和并联谐振型晶振。
按负载电容特性,可分为：低负载电容型晶振和高负载电容型晶振。
按晶振的功能和实现技术的不同进行分类：最简单的晶体振荡器（Crystal Oscillators），也叫钟振。加上电压调频功能，就叫压控晶振（VCXO）；加上温度补偿电路，就叫温补晶振（TCXO）；加上温度控制电路，就叫恒温晶振（OCXO）。

2.2晶振参数

品体按照其技术指标分为五类:晶体振荡器、晶体谐振器、压控振荡器、温补振荡器、恒振荡器、陶瓷谐振器，
按照其外观又可以分为以下两类:贴片式、直插式。
规格频率:品振成品生产出规定的频率，通常标识在品振产品外壳上，就是上面的 $F_{s}$ 。
品振工作频率:品振与工作电路共同产生的频率。
调整频差偏差:在规定条件下，基准温度(25士2℃)时工作频率相对于标称频率所允许的偏差。
温度频差:在规定条件下，在工作温度范围内相对于基准温度(25+2℃)时工作频率的允许偏差。
老化率:在规定条件下，品体工作频率随时间而允许的相对变化
静电容:等效电路中并接的电容，也叫并电容，
负载电容:与品体一起决定负载谐振频率的有效外界电容。负载电容系列是:8PF、12PF、15PF、20PF、30PF、50PF、100PF。
动态电阻：串联谐振频率下的等效电阻。
负载谐振频率：在规定条件下，晶体与一负载电容相串联或相并联，其组合阻抗呈现为电阻性时的两个频率中的一个频率。在串联负载电容时，负载谐振频率是两个频率中较低的一个，在并联负载电容时，则是两个频率中较高的一个。
负载谐振电阻：在负载谐振频率时呈现的等效电阻。
基频：在振动模式最低阶次的振动频率。
泛音：晶体振动的机械谐波。泛音频率与基频频率之比接近整数倍但不是整数倍，这是它与电气谐波的主要区别。泛音振动有3次泛音，5次泛音，7次泛音，9次泛音等。
频率大小：频率越高，价格越高。频率越高，频差越大，从综合角度考虑，一般工程师会选用频率低但稳定的晶振，自己做倍频电路。总之频率的选择是根据需要选择，并不是频率越大就越好。要看具体需求。比如基站中一般用10MHz的恒温晶振，因其有很好的频率稳定性，属于高端晶振。
频率稳定度：关键参数，高端晶振可以达到10-9级别。指在规定的工作温度范围内，与标称频率允许的偏差，用PPm（百万分之一）表示。一般来说，稳定度越高或温度范围越宽，价格越高。对于频率稳定度要求±20ppm或以上的应用，可使用普通无补偿的晶体振荡器。对于介于±1 至±20ppm 的稳定度，应该考虑温补晶振TCXO 。对于低于 ±1ppm 的稳定度，应该考虑恒温晶振OCXO。
电源电压：常用的有1.8V、2.5V、3.3V、5V等。
输出：根据需要采用不同输出。（HCMOS，SINE（削顶正弦波），TTL，PECL，LVPECL，LVDS，LVHCMOS 等）每种输出类型都有它的独特波形特性和用途。对称性、上升和下降时间以及逻辑电平对某些应用来说也有具体要求。
工作温度范围：工业级标准-40～+85℃这个范围往往只是出于设计者们的习惯，若20℃～+70℃已经够用，那么就不必去追求更宽的温度范围。
相位噪声和抖动：相位噪声和抖动是对同一种现象的两种不同的定量方式，是对短期稳定度的真实度量。拥有好的相位噪声和抖动的振荡器的设计复杂，体积大，频率低，造价高。所以一般越高端的晶振，即频稳越好的晶振，这些指标也相应越好。
牵引范围（VCXO）：是针对VCXO的参数。带有压控功能的晶振为（VCXO），即通过调节控制电压改变输出频率。牵引范围为变化频率(增大或减少)与中心频率的比值。此值一般用ppm表示。通常牵引范围大约为100-200ppm，取决于VCXO的结构和所选择的晶体。
抖动：随着信号速率的不断提高，硬件时序设计中对时钟信号的要求也是越来越严格的。但实际中时钟信号往往不可能总是那么完美，会出现抖动(Jitter)和偏移（Skew）问题。抖动有两种主要类型：确定性抖动和随机性抖动。
封装：与其它电子元件相似，石英振荡器亦采用越来越小型的封装。通常，较小型的器件比较大型的表面贴装或穿孔封装器件更昂贵。所以，小型封装往往要在性能、输出选择和频率选择之间作出折衷。贴片有7.0*5.0、6.0*3.5mm，5.0*3.2mm， 3.2*2.5mm，2.5*2.0mm等封装。
老化率：随着时间的推移，频率值随着变化的大小，有年老化和日老化两种指标。高精度恒温晶振（OCXO）可以达到10-8 ppm/年。

以上是选型时应考虑的晶振参数，其中最重要的指标是频率稳定度。所谓高端，就是频率稳定度非常好的晶振。随着技术的发展，对高端晶振的需求会日益增加。

（1）下图按照下面文字排列：

启动时间抖动

占空比温度变化

（2）示波器实际检测

（3）手册解析

（4）PCB布线

EEPROM部分

一、存储器分类

二、EEPROM的原理

2.1结构与原理

FG（多晶硅等）放在CG与MOSFET通道之间。由于这个FG在电气上是受绝缘层独立的, 所以进入的电子会被困在里面。在一般的条件下电荷经过多年都不会逸散。

一般EEPROM采用堆栈型单元构造。通过控制存储单元的浮栅（FG）中电荷量来实现数据的保持。

EEPROM仅通过电信号就可擦除被选择部分的内容，而且擦除的时候不需要从回路中取出。特定的存储单元的擦写次数的限制，一般可擦写1万到10万次。 EEPROM一般用于存储看，处理器设定信息。

例如：BIOS是指烧写在eeprom中引导系统启动和对硬件作初始化的一段代码。

2.2操作

以浮栅中是否存有电子来区分逻辑状态0和1 （也会以电荷多少来区分多个逻辑状态比如00、 01、10、11等）。

擦：当控制栅接地漏极加一正电压，则浮栅放电
写：当漏极接地，控制栅加上足够高的电压时（大于正常工作电压），交叠区将产生一个很强的电场，在强电场的作用下，电子通过绝缘层到达浮栅，使浮栅带负电荷。
读：在读取存储单元时，我们可以在控制栅上加一个中间电平，其值介于两个阀值Vth之间，这样浮栅有电子的高开启管不能导通，而浮栅放电后的低开启管能正常导通，由此分辨出单元存储的数据是“1”还是“0”。

如果浮栅充满电子，控制线上的5伏电压将不足以使晶体管导通。因此，输出将是高的。
如果浮栅不带电子，控制线上的5伏电压将使晶体管导通。因此，输出将是低的。

三、EEPROM的种类

主流的串口EEPROM分为microwire、I2C、SPI三种接口方式

四、EEPROM的特点

可以随机访问和修改任何一个字节；
具有较高的可靠性；
电路复杂/单位容量成本高；
容量小；

FLASH部分

一、FLASH Memory简介

1.1 FLASH Memory定义

Flash 属于广义的 EEPROM，因为它也是电擦除的rom。与EEPROM不同，flash擦除时不再以字节为单位，而是以块或页为单位，速度更快。
任何 flash 器件的写入操作只能在空或已擦除的单元内进行，所以大多数情况下，在进行写入操作之前必须先执行擦除。
Flash有Nor Flash和Nand Flash两种

1.2FLASH Memory的构造

Flash 存储单元由 EEPROM 过渡而来，核心依旧是浮栅，但省去了一个控制管。Nor 和 Nand 两种flash的存储单元排列形式不同。

NOR 技术 Flash Memory 结构，每两个单元共用一个位线接触孔和一条源线，具有高编程速度和高读取速度的优点。但功耗过大，在阵列布局上，接触孔占用了相当的空间，集成度不高。

NAND 结构通过多位的直接串联，将每个单元的接触孔减小到 1／2 n (n为每个模块中的位数)，因此，大大缩小了单元尺寸。NAND 最大缺点是多管串联，读取速读较慢。

1.3FLASH Memory的特点及用途

1.3.1NOR型FLASH特点

以块为单位进行擦除
和DRAM一样可以随机存取
读取速度快
用途
读取速度快、信赖性高，主要用于便携设备中程序的存储。

1.3.2NAND型FLASH特点

以页为单位进行读写，以块为单位进行擦除
有一个单元可存储1bit和2bit 两种类型
用途
集成度高，可以对应大容量化，主要用于数据（多媒体数据等）的存储。

	NOR	NAND
读取速度	高速	低速
擦除和读写速度	低速	高速
读取单位	1bit	page
写入单位	1bit	page
擦除单位	block	block
应用领域	系统程序	多媒体数据
高集成化	不适合	适合

SRAM和DRAM部分

一、信息的存储

信息在计算机中以二进制的形式存在，即信息被转化为由0和1组成的二进制代码的形式在计算机中进行加工、传输和存储。

二、计算机存储单位

bit、Byte、KB、MB、GB等

bit：存放一位二进制，即是0或1，最小的存储单位

Byte：字节，8个二进制为一个字节，最常用的单位

word：对16bit的CPU来说1word=16bit，对32bit的CPU来说1word=32bit。

KB：千字节，=1024Byte

MB：兆字节，=1024KB

三、SRAM六管结构的工作原理

3.1组成

典型SRAM由六个晶体管组成。

SRAM 中的每一 bit 存储在由 4 个场效应管构成两个交叉耦合的反相器中。

两侧场效应管是用于读写的位线(Bit Line)的控制开关。

下图简化更容易理解：

图的上半部分：
A=0，上面 MOS 管导通，Q 被上拉到 Vdd ，Q=1；
A=1，下面 MOS 管导通，Q 被下拉到 Vss ，Q=0。
实现反向的功能
图的下半部分：
$_{}$ $M_{1}$ 和 $M_{2}$ 构成一个反相器， $M_{3}$ 和 $M_{4}$ 构成一个反相器， $M_{5}$ 和 $M_{6}$ 起到控制的作用。

3.2 Read

字线 WL 有效，使得两个访问控制晶体管 $M_{5}$ 和 $M_{6}$ 通路。
第二步是保存在 Q 的值传递给位线 BL 和 $\overline{BL}$ 。
在位线一侧，通过 M1 与 M5 的通路直接连到低电平使其值为逻辑 0 。
在位线BL一侧，晶体管 M4 与 M6 通路，把位线连接到 VDD 所代表的逻辑 1 。

3.3 Writing

写周期之初，把要写入的状态加载到位线 BL 和 $\overline{BL}$ 。
如果要写入 0，则设置 BL 为 0； $\overline{BL}$ 设置为 1 。
随后字线 WL 加载为高电平，位线的状态被载入 SRAM 的基本单元。

四、DRAM结构与工作原理

当 DRAM 的存储数据的状态由电容器存储了电荷量决定。

这就意味持续刷新电容器的电荷量。

五、DRAM和SRAM的比较

DDR-SDRAM 部分

一、DDR 简介

1.1 DDR概述

Memory从最初的SDRAM到DDR、 DDR2、 DDR3再到DDR4，都与SDRAM有着密切的联系。

（1）SDRAM: Synchronous Dynamic Random Access Memory, 同步动态随机存储器。

同步(Synchronous )是指其总线工作在同步时序的方式下，总线时钟以 CPU 时钟频率为基准。
动态(Dynamic )是指存储阵列需要不断的刷新来保证数据不丢失。
随机(Access )是指数据不是线性依次存储的，而是自由指定地址进行数据的读写。

（2）DDR SDRAM: Double Date Rate SDRAM，即双倍数据速率的 SDRAM，俗称内存。

1.2 DDR 的演变

（1）存储大小的演变

（2）输入输出电压的演变: 3.3V => 25V => 18V = >1.5V => 1.2V

电压越低则下降和上升的时间越少，速率越快。从 DDR1 开始，变成了上升沿和下降沿双采样。

1.3存储容量

以 256Mb 为例，主要以下表中的第二列为例：

存储空间被分成若干个块:Bank。
地址数 = 行地址数*列地址数
如在第二列中，行地址（Row Address）：A0 ~ A12 = $2^{13}$
列地址（Column Address）：A0 ~ A9，A11= $2^{11}$
地址数= $2^{13}$ * $2^{11}$ = 16Mb