vivado创建原理图模块

最新推荐文章于 2024-06-03 23:34:34 发布

古楼望月

最新推荐文章于 2024-06-03 23:34:34 发布

阅读量5.4k

点赞数 2

分类专栏： FPGA 文章标签： fpga开发

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/YDY5659150/article/details/128185275

版权

FPGA 专栏收录该内容

14 篇文章

订阅专栏

本文介绍了两种硬件设计的方法：一种是通过RTL的方式进行模块添加及连线；另一种是通过创建自定义IP并打包的方式复用模块。前者适用于直接在Block Design中进行设计的情况，后者则更适合于将常用模块封装为IP以便于复用。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

采用RTL的形式：

步骤1：创建一个block design，添加一个rtl文件

步骤2：右击rtl文件选择add module to block design

步骤3：在block 文件中对模块进行连线

采用package的形式：

步骤1：选择Tool，点击create and package a new IP

步骤2：选择从指定路径打包IP

步骤3：点击Generate Package

步骤4：在新的设计中使用自定义IP

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。