基于C6748 +FPGA 测角测距连续波雷达的目标检测方法及其平台设计

调频连续波雷达具备成本低、时带积大、信号能量高、抗背景杂波能力强、便于携带等优势,在特种测量、检测与安防中发挥了巨大的作用。在连续波雷达的诸多技术中,提高测量精度和检测概率是极为重要的一个环节,因此对这两个方面的深入研发具有重要的实际意义。论文的主要工作包括:1.介绍了锯齿波FMCW雷达的具体流程图和工作原理,推导了测距、测速和测角原理,论述了锯齿波FMCW雷达的距离速度耦合与解耦合问题;分析了距离分辨率与速度分辨率。2.设计了基于FPGA+DSP框架的锯齿波FMCW雷达中频硬件平台,充分发挥FPGA的并行逻辑能力和DSP的计算能力。方案主要包括:中频信号的预处理模块、数据采样模块、FPGA信号处理模块、DSP模块外围电路、UPP通信协议和电源模块,阐述了整体电路的电磁兼容性和布局设计中需要注意的问题。3.对连续波雷达的目标检测算法进行了推导、仿真和验证。主要包括:FIR滤波器滤除高频背景杂波;针对FFT算法的栅栏效应采用FFT+Chirp-Z算法以提高测量精度;针对CA-CFAR检测算法出现遮蔽效应以及审核式恒虚警算法容易出现虚警的问题,提出相应的改进算法来改善这两个问题;针对传统的MUSIC算法无法测量相干信号角度的问题,使用改进的MUSIC测角算法改善了这一问题;提出将满足一定要求的数据处理结果反馈于信号处理中的测距、测速与测角算法的思路,提高信号处理算法的效率。4.对整个系统的硬件和软件分别进行测试,分析测试结果;然后对整个雷达系统进行外场实验,并分析测试结果以及产生误差的原因,为进一步优化提供了可靠的实践基础。实验结果表明本系统工作稳定,可以较为准确地测量出目标的位置,测试得到的主要指标达到了项目设计要求,实现了信号处理的实时性。 

1 评估板简介

  • 基于TI OMAP-L138(定点/浮点DSP C674x+ARM9) + Xilinx Spartan-6 FPGA处理器;
  • OMAP-L138与FPGA通过uPP、EMIFA、I2C总线连接,通信速度可高达228MByte/s;
  • OMAP-L138主频456MHz,高达3648MIPS和2746MFLOPS的运算能力;
  • FPGA兼容Xilinx Spartan-6 XC6SLX9/16/25/45,平台升级能力强;
  • DSP+ARM+FPGA三核核心板,尺寸为66mm*38.6mm,采用工业级B2B连接器,保证信号完整性;;
  • 支持裸机、SYS/BIOS操作系统、Linux操作系统。


图1 开发板正面和侧视图

XM138F-IDK-V3.0 是一款基于深圳信迈XM138-SP6-SOM核心板设计的开发板,采用沉金无铅工艺的4层板设计,它为用户提供了 XM138-SP6-SOM核心板的测试平台,用于快速评估XM138-SP6-SOM核心板的整体性能。

XM138-SP6-SOM引出CPU全部资源信号引脚,二次开发极其容易,客户只需要专注上层应用,大大降低了开发难度和时间成本,让产品快速上市,及时抢占市场先机。不仅提供丰富的 Demo 程序,还提供详细的开发教程,全面的技术支持,协助客户进行底板设计、调试以及软件开发。

2 典型运用领域
数据采集处理显示系统
智能电力系统
图像处理设备
高精度仪器仪表
中高端数控系统
通信设备
音视频数据处理


图2 典型应用领域

3 软硬件参数


开发板外设资源框图示意图

图3 开发板接口示意图

图4 开发板接口示意图

  • 0
    点赞
  • 4
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
简要介绍广泛应用于雷达信号处理中的恒虚警率(CFAR)的基本原理。通过对数据流的分析,依据CFAR算法规则简单的特点,提出一种基于FPGA的实现方案,并详细介绍用FPGA实现CFAR的原理、电路组成和各部分电路的设计方法。   雷达系统通常要求能够在比热噪声更为复杂和不确知的背景环境中检测目标的存在并保持给定的虚警概率,为此,必须采用自适应门限检测电路。利用自动检测电路来估测接收机的输出,以保持一个恒虚警率的系统便称为恒虚警率(CFAR)系统。CFAR技术是雷达自动检测系统中给检测策略提供检测阈值,其关键是选定一个合适的自适应检测门限来保持目标检测时虚警概率的恒定,以期在检测的“虚警”和“漏检”间寻找到一个最佳平衡点。   实现CFAR处理,传统方案是采用DSP加软件的方法实现,即用通用DSP芯片构造硬件处理机平台,通过编写处理软件实现CFAR算法。这种方案对于距离分辨率不高的宽脉冲雷达来说,是一种简单可行的方法,但对于窄脉冲雷达,由于距离维采样频率很高,要求处理机硬件平台提供超高的运算速度,FPGA以其高的处理速度成为实现CFAR算法的一种好的选择。   本文提出一种基于FPGA的实现方案,该方案依据CFAR算法的独立性、规则性、算法的简单性和运算密集性等特点,仅用了一个加法器、两个乘法器和一个比较器加以实现,并且通过改变系统中的D触发器的级联数就可实现不同前、后窗长度的处理。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值