目录 引言 说明 1、模块分析 1、功能分析 2、端口分析 2、设计源码 3、仿真验证 时序分析 1、总体时序 2、详细时序 引言 上篇博文主要介绍了,基于FPGA 的CFAR检测器设计思路,以及具体的实现方式。本篇博文就接续上篇指出的设计思路。给出 RTL设计代码(Verilog HDL)、测试文件(testbench)。 在看此篇博文之前,务必读懂前篇博文: 数字信号处理——CFAR检测器设计(1)