静态时序分析圣经学习（2）STA理念

1、NMOS PMOS结构
NMOS：衬底为p型，沟道为n型
MOS管的长度指源极和漏极之间的距离。

2、skew
skew是多个时钟信号到达时钟终点的时间差。
latency是从时钟源到时钟终点的总时差，包括source latency和network latency两部分。
一个理想的时钟树具有无限驱动能力，可以驱动任何源且无时延，且时钟树出现的任何cell无时延。在设计早期，STA主要分析data path而设置理想的时钟树。
set_clock_latency 2.2 [get_clocks BZCLK]
set_clock_uncertainty 0.25 -setup[get_clocks BZCLK]
set_clock_uncertainty在CTS前等于clock jitter+预计的skew+额外的悲观预测值

3、时序弧
组合cell的时序弧即cell的输入到输出
时序cell的时序弧是时钟到输出
分为三种类型：

4、时钟域
两个时钟域是相关的还是独立的？取决于是否存在一条从一个时钟域开始并在另一个时钟域结束的路径。若存在跨时钟域的路径，需要判断是否是真实路径，比如用一个2倍频的时钟域将数据发射，再用一个1倍频的时钟域将数据采样，那么就是真实路径。伪路径一个常见例子是同步器放在两个时钟域之间。数据没有被要求要在一个时钟周期内通过同步器，需要使用set_false_path -from[get_clocks A] -to [get_clocks B]指定两个时钟域之间的路径为伪路径。
5、工作条件
PVT


set_operating_conditions “WCCOM” -library mychip
工作条件定义为工艺、温度、电压。cell延迟和互连线延迟都是根据特定的工作条件计算得到的。
半导体代工厂提供了3种工加工工艺模型，慢速模型、典型模型、快速模型。
3种标准的工作条件：
1、WCS：worst case Slow，慢工艺、温度最高，电压最低
2、TYP：典型工艺，额定电压、额定温度
3、 BCF：best case fast：快工艺、温度最低，电压最高。