Verilog HDL 硬件描述语言功能介绍

Verilog HDL 是一种硬件描述语言，用于从算法级、门级到开关级的多种抽
象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门
和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式
地进行时序建模。
Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流
特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机
制。所有这些都使用同一种建模语言。此外，Verilog HDL 语言提供了编程语言
接口，通过该接口可以在模拟、验证期间从设计外部访问设计，包括模拟的具体
控制和运行。
Verilog HDL 语言不仅定义了语法，而且对每个语法结构都定义了清晰
的模拟、仿真语义。因此，用这种语言编写的模型能够使用 Verilog 仿真器进行
验证。语言从 C 编程语言中继承了多种操作符和结构。Verilog HDL 提供了扩展
的建模能力，其中许多扩展最初很难理解。但是，Verilog HDL 语言的核心子集
非常易于学习和使用，这对大多数建模应用来说已经足够。当然,完整的硬件描
述语言足以对从最复杂的芯片到完整的电子系统进行描述。