利用FPGA实现外设通信接口之：利用FPGA实现USB 2.0通信接口

最新推荐文章于 2024-09-15 14:59:18 发布

浩瀚之水_csdn

最新推荐文章于 2024-09-15 14:59:18 发布

阅读量1w

点赞数 5

分类专栏： # 嵌入式FPGA相关知识汇总文章标签： fpga开发

原文链接：https://www.eefocus.com/fpga/322469#:~:text=%E5%88%A9%E7%94%A8FPGA%E6%9D%A5%E5%AE%9E%E7%8E%B0USB,2.0%E6%8E%A5%E5%8F%A3%E7%9A%84%E6%96%B9%E5%BC%8F%E4%B8%80%E8%88%AC%E6%9C%89%E4%B8%A4%E7%A7%8D%EF%BC%8C%E4%B8%80%E6%98%AF%E5%80%9F%E5%8A%A9%E5%A4%96%E5%9B%B4%E

版权

嵌入式FPGA相关知识汇总专栏收录该内容

45 篇文章 23 订阅

订阅专栏

10.3 利用FPGA实现USB 2.0通信接口

10.3.1 USB 2.0接口的实现方式

利用FPGA来实现USB 2.0接口的方式一般有两种，一是借助外围的USB接口芯片，二是FPGA内部实现USB协议控制器，外部通过USB的PHY芯片来实现接口。

对于第一种方式，FPGA不需要实现USB通信协议，开发的风险小，而且性能稳定，因此被大部分设计者所采用。而第二种方式需要购买USB的IP核，门槛较高。如果自己开发基于FPGA的USB协议栈，风险高，而且兼容性和稳定性很难保证。

目前市场上的USB 2.0接口芯片厂家和型号比较多，其中Cypress Semiconductor公司的EZ-USB FX2（CY7C68013）是世界上第一款集成USB 2.0的微处理器，它集成了USB 2.0收发器、SIE（串行接口引擎）、增强的8051微控制器和可编程的外围接口。

FX2这种独创性结构可使数据传输率达到56MByte/s，即USB 2.0允许的最大带宽。在FX2中，智能SIE可以硬件处理许多USB 1.1和USB 2.0协议，从而减少了开发时间、确保了USB的兼容性。

GPIF（General Programmable Interface）和主/从端点FIFO（8位或16位数据总线）为ATA、UTOPIA、EPP、PCMCIA和DSP等提供了简单和无缝连接接口。

CY7C68013结构图如图10.4所示。FPGA与CY7C68013的电路连接关系可以参考本书2.2.11小节的内容。

图10.4 CY7C68013 FX2结构示意图

10.3.2 FX2接口芯片的Slave FIFO传输模式

当FPGA与FX2芯片相连时，只需要利用FX2作为一个USB 2.0数据通道来实现与主机的高速通信。FPGA能够提供满足Slave FIFO要求的传输时序，可以作为Slave FIFO主控制器。`

Slave FIFO传输的示意图如图10.5所示。

图10.5 Slave FIFO传输的示意图

在这种方式下，FX2内嵌的8051固件的功能只是配置Slave FIFO相关的寄存器以及控制FX2何时工作在Slave FIFO模式下。一旦8051固件将相关的寄存器配置完毕，且使自身工作在Slave FIFO模式下后，FPGA就可按照Slave FIFO的传输时序，高速与主机进行通信，而在通信过程中不需要8051固件的参与。

在Slave FIFO方式下，FPGA与FX2的连接信号图如图10.6所示。

下面是信号线的说明。

IFCLK：FX2输出的时钟，可作为通信的同步时钟。

FLAGA、FLAGB、FLAGC、FLAGD：FX2输出的FIFO状态信息，如满、空等。

SLCS：FIFO的片选信号，外部逻辑控制，当SLCS输出高时，不可进行数据传输。

SLOE：FIFO输出使能，外部逻辑控制，当SLOE无效时，数据线不输出有效数据。

SLRD：FIFO读信号，外部逻辑控制，同步读时，FIFO指针在SLRD有效时的每个IFCLK的上升沿递增，异步读时，FIFO读指针在SLRD的每个有效至无效的跳变沿时递增。

SLWR：FIFO写信号，外部逻辑控制，同步写时，在SLWR有效时的每个IFCLK的上升沿时数据被写入，FIFO指针递增，异步写时，在SLWR的每个有效至无效的跳变沿时数据被写入，FIFO写指针递增。

PKTEND：包结束信号，外部逻辑控制，在正常情况下，外部逻辑向FX2的FIFO中写数，当写入FIFO端点的字节数等于FX2固件设定的包大小时，数据将自动被打成一包进行传输，但有时外部逻辑可能需要传输一个字节数小于FX2固件设定的包大小的包，这时，它只需在写入一定数目的字节后，声明此信号，此时FX2硬件不管外部逻辑写入了多少字节，都自动将之打成一包进行传输。

FD[15:0]：数据线。

FIFOADR[1:0]：选择4个FIFO端点的地址线，外部逻辑控制。

10.3.3 Slave FIFO模式的典型操作时序

1．同步Slave FIFO写操作

同步Slave FIFO写的标准连接图如图10.7所示。

同步Slave FIFO写的标准时序如下。

· IDLE：当写事件发生时，进状态1。

· 状态1：使FIFOADR[1:0]指向IN FIFO，进状态2。

· 状态2：如FIFO满，在当前状态等待，否则进状态3。

· 状态3：驱动数据到数据线上，使SLWR有效，持续一个IFCLK周期，进状态4。

· 状态4：如需传输更多的数，进状态2，否则进状态IDLE。

状态跳转示意图如图10.8所示。

图10.7 同步Slave FIFO写的标准连接图图10.8 同步Slave FIFO写的标准时序

假定FX2设定包大小为512字节，当FPGA向FIFO端点中写入的数据达512字节时，FX2硬件自动将已写入的512字节打成一包准备进行传输。这个动作就和在普通传输中，FX2固件向FIFO端点中写入512字节后，把512这个数写入EPxBC中一样，只不过这个过程是由硬件自动完成的。在这里可以看出“FX2固件不参与数据传输过程”的含义了。外部逻辑只需按上面的时序图所示的时序向FIFO端点中一个一个字节（或字）地写数，写到一定数量，FX2硬件自动将数据打包传输，这一切均不需固件的参与，由此实现高速数据传输。

2．同步Slave FIFO读操作

同步Slave FIFO读的标准连接图如图10.9所示。