服务端入门《四》（makefile)



下面针对只有几个文件的程序来简单试验一下Makefile

在这里要准备四个文件

 

/* mytool1.h */

#ifndef _MYTOOL_1_H

#define _MYTOOL_1_H

#include"stdio.h"

void mytool1_print(char *print_str);

#endif

/* mytool1.c*/

#include "mytool1.h"

void mytool1_print(char *print_str)

{

printf("This is mytool1 print %s\n",print_str);

}

/* mytool2.h */

#ifndef _MYTOOL_2_H

#define _MYTOOL_2_H

#include"stdio.h"

void mytool2_print(char *print_str);

#endif

/* mytool2.c*/

#include "mytool2.h"

void mytool2_print(char *print_str)

{

printf("This is mytool2 print %s\n",print_str);

}

/*main.c*/

#include "mytool1.h"

#include "mytool2.h"

int main(int argc,char **argv)

{

mytool1_print("hello");

mytool2_print("hello");

}

上面的程序我们可以这样编译：

gcc -c mytool1.c

gcc -c mytool2.c

gcc -c main.c

gcc -o main main.o mytool1.o mytool2.o

 

这样也可以产生main程序,而且也不时很麻烦.但如果要编译的文件很多的话，这种方法就不太适宜了。为此有Makefile文件来帮忙，呵呵，编译工作就简单了。

#这是上面那个程序的Makefile文件

main: main.o mytool1.o mytool2.o

gcc -o main main.o mytool1.o mytool2.o

main.o: main.c mytool1.h mytool2.h

gcc -c main.c

mytool1.o: mytool1.c mytool1.h

gcc -c mytool1.c

mytool2.o: mytool2.c mytool2.h

gcc -c mytool2.c

Makefile 是如何编写的：

 

在Makefile 中也#开始的行都是注释行。Makefile 中最重要的是描述文件的依赖关系的说明。

一般的格式是：

target ... : prerequistites ...

<tab>command1

<tab>command2

例:

main: main.o stack.o maze.o

　　gcc main.o stack.o maze.o -o main

只要有一个prerequisities更新了，目标也会被更新，就是执行command

Makefile 有三个非常有用的变量。分别是$@，$^，$<

代表的意义分别是：

$@  --  目标文件,

$^   --  所有的依赖文件,

$<   --  第一个依赖文件.

如果我们使用上面三个变量,那么我们可以简化我们的Makefile 文件为：

1）

#这是简化后的Makefile

main：main.o mytool1.o mytool2.o

gcc -o $@ $^

main.o：main.c mytool1.h mytool2.h

gcc -c $<

mytool1.o：mytool1.c mytool1.h

gcc -c $<

mytool2.o：mytool2.c mytool2.h

gcc -c $<

clean :

         -rm main main.o mytool1.o mytool2.o

2）

# 或者使用变量如下：

#/*Makefile*/

objects=main.o mytool1.o mytool2.o

main:$(objects)

         gcc -o $@ $^

main.o:main.c mytool1.h mytool2.h

         gcc -c $<

mytool1.o:mytool1.c mytool1.h

         gcc -c $<

mytool2.o:mytool2.c mytool2.h

         gcc -c $<

clean :

         -rm main $(objects)

经过简化后我们的Makefile 是简单了一点,不过还可以再简单一点.这里我们学习

一个Makefile 的缺省规则

..c.o：

gcc -c $<

 

这个规则表示所有的 .o 文件都是依赖与相应的.c 文件的.例如mytool1.o 依赖于mytool1.c

这样Makefile 还可以变为：

#  这是再一次简化后的Makefile

objects=main.o mytool1.o mytool2.o      

main:$(objects)

         gcc -o $@ $^

..c.o:

         gcc -c $<

clean :

         -rm main $(objects)

补充：

1.

如果把 make 命令是执行 名字为makefile的文件里面的命令，make -f 可以执行其他名字的文件。例如：

有一个Makefile_AandB 文件，那么 make -f Makefile_AandB 就是把  Makefile_AandB 当成makefile。

2.

如果在makefile添加了clean ， 那么，要执行clean的话，是这样执行， make clean。

主要参考：

http://blog.chinaunix.net/uid-9330295-id-2425867.html