DFT设计的主要目的是为了将defect-free的芯片交给客户。
产品质量,通常使用Parts Per million(PPM)来衡量。
但是随着IC从SSI到VLSI的发展,在test上花销的时间越来越多,test的quality却很难提高,这使得DFT的engineer不断的发展着DFT的技术。
DFT engineer面对的第一个问题是设计内部的状态的可测试性问题。在1970-1980年间,提出了ad hoc等可测试性设计的方法。
可以提高一个design的可测试性,但是对于sequential的电路还是很难进行ATPG的产生。
对于combinational的电路,有很多ATPG的算法可以用来进行test pattern的生成,但是对于sequential的电路却很难。
后来带有直接外部访问的storage elements的提出,才解决了sequential的可测性与可观性。这样的cell叫做scan cells。
scan design是目前为止,使用最多的structure的DFT方法,通过将多个storage element连接为多个shift register来实现。
一个design中,所有的storage element都做了scan inserting,这样的design叫做full-scan design;
一个design中,大多数的(超过98%)的storage element做了scan inserting,这样的design叫做almost full-scan design。