FPGA出租车计费器的Verilog源代码

module fp50m(clk,reset,newclk,newclk1);

input clk,reset;output newclk,newclk1;

reg newclk,newclk1;reg [31:0] count,count1;

always@(posedge clk or negedge reset)

begin

if(!reset)

begin

newclk<=1'd0;

count<=32'd0;

end

else if(count==32'd25000000)

begin

count<=32'd0;

newclk<=~newclk;

end//end begin

else count<=count+1'd1;

end

always@(posedge clk or negedge reset)

begin

if(!reset)

begin

newclk1<='d0;

count1<=32'd0;

end

else if(count1==32'd100000)

begin

count1<=32'd0;

newclk1<=~newclk1;

end

else

count1<=count1+1'd1;

endendmodule

module distance(clk,start,reset,run,distance,distance_enable);

input clk,start,reset,run;

output [7:0] distance;

reg [7:0] distance;

output distance_enable;

reg distance_enable;

always@(posedge clk or negedge reset)

begin

if(!reset)

distance<=8'd0;

else if(!start) distance<=8'd0;

else

begin if (run)

begin if(distance[3:0]==9)//判断distance的低四位记到了9没

begin distance[3:0]<=4'd0;//记到则清零

if(distance[7:4]==9) //判断高四位记到9没

distance[7:4]<=4'd0;// 记到则清零

else distance[7:4]<=distance[7:4]+1'd1;// distance的高四位没有记到9则加1

end//end else

distance[3:0]<=distance[3:0]+1'd1;// distance的低四位没有

  • 13
    点赞
  • 85
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值