ISE工程,进行综合、布线、仿真、程序烧录都没有问题,用chipscope观察信号,run trigger始终停顿无信号,打印Sample Buffer has 0 samples (0%)., slow or stopped clock
Xilinx官方给了大致的解决方向:Xilinx Customer Community
问题原因:
在约束文件中,对输入时钟约束错了,5ns是200Mhz,而实际上板子的晶振输入是40Mhz
NET "fpga_clk_in" TNM_NET &#